基于fpga的開關(guān)磁阻電機調(diào)速系統(tǒng)的設(shè)計畢業(yè)設(shè)計(完整版)
【正文】 (53)式中，為比例系數(shù)，為積分時間常數(shù)，為微分時間常數(shù)。通過外部接入的20MHz的頻率，經(jīng)過20分頻之后得到1MHz的頻率。和傳統(tǒng)的單片機相比，基于FPGA的NIOS軟核系統(tǒng)具有CPU外圍功能模塊可定制剪裁的優(yōu)勢，用戶只需根據(jù)項目的需要，添加自己所需要的外設(shè)，即可完成產(chǎn)品的設(shè)計，并且集成在一片芯片里邊。輸入的電信號驅(qū)動發(fā)光二極管（LED），使之發(fā)出一定波長的光，被光探測器接收而產(chǎn)生光電流，再經(jīng)過進一步放大后輸出。JTAG電路是下載程序所必須的電路，在PC機上編寫好的程序，經(jīng)過編譯處理之后，生成相應(yīng)的可執(zhí)行文件，通過JTAG電路將文件下載到芯片內(nèi)部。功率變換器向SRM提供運轉(zhuǎn)所需的能量，由蓄電池或交流電整流后得到的直流電供電；轉(zhuǎn)子位置檢測器負(fù)責(zé)位置信號的檢測是SRM同步運行和系統(tǒng)控制的重要基礎(chǔ)。沒有電源電路系統(tǒng)是無法工作的，本系統(tǒng)將交流電源經(jīng)過整流濾波之后到到直流電壓，使用三端穩(wěn)壓管，得到5V的直流電壓，供給FPGA硬件系統(tǒng)，保證開發(fā)板的正常工作。從而能夠根據(jù)PWM的占空比來調(diào)整IGBT導(dǎo)通或關(guān)斷的時間，進而能夠改變輸出的電流大小。如圖7所示，光電隔離電路主要是由6N137芯片完成光和電的隔離。通過引腳PIN_G2接外部輸入20MHz的晶振，經(jīng)過5倍頻之后得到100MHz的頻率c0接入NIOS的時鐘輸入端，保證系統(tǒng)能夠正常工作。當(dāng)計數(shù)值到達計數(shù)器最大值1024時，輸出一個上升沿脈沖信號，輸入D觸發(fā)器，使其輸出狀態(tài)取反一次，從而有效地使計數(shù)器工作在增減計數(shù)模式下，實現(xiàn)了三角波生成的功能。PID算法最終可以化簡為,其可以很容易利用FPGA內(nèi)部的IP核實現(xiàn)。在最低速時計數(shù)值N為最大，所以選用N脈沖計數(shù)器為11位二進制計數(shù)器。在定制NIOS軟核系統(tǒng)中，將CAP_PIO端口設(shè)置為同步邊沿捕獲，并且上升沿和下降都捕獲，這樣在捕獲中斷函數(shù)當(dāng)中讀取捕獲值，同時完成電機換向。、正反轉(zhuǎn)相序轉(zhuǎn)換函數(shù)正轉(zhuǎn)相序和反轉(zhuǎn)相序是根據(jù)電機結(jié)構(gòu)而定的，電動機在出廠的時候就已經(jīng)確定了的。（2）反接制動：直流電機制動，將電機的電源正負(fù)極反接，改變電樞電流的方向，這樣轉(zhuǎn)矩的方向也改變，使得轉(zhuǎn)速與轉(zhuǎn)矩的方向相反。在NIOS實際軟件編程當(dāng)中，在程序編寫過程中讀取PID計算的結(jié)果，改變PWM的值。反接制動制動力強，制動迅速，控制電路簡單，設(shè)備投資少，但制動準(zhǔn)確性差，制動過程中沖擊力強烈，易損壞傳動部件。電機正轉(zhuǎn)時：0010110100；電機反轉(zhuǎn)時：0001111000；狀態(tài)轉(zhuǎn)換圖如下圖所示。本設(shè)計中NIOS定制中的捕獲端口實際設(shè)計如下圖所示：圖18 捕獲IO口設(shè)置為雙沿同步捕獲首先進入捕獲中斷函數(shù)后，完成讀取捕獲值、換相函數(shù)、清除中斷標(biāo)志。本系統(tǒng)實際設(shè)計，主要由異或門、計數(shù)器、常數(shù)值及除法器三部分構(gòu)成，如下圖所示。其中的、及 的 移位操作是通過乘法器的流水線時鐘選擇實現(xiàn)的。PWM波產(chǎn)生電路如圖：圖12 PWM波產(chǎn)生電路
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1