基于fpga的開(kāi)關(guān)磁阻電機(jī)調(diào)速系統(tǒng)的設(shè)計(jì)畢業(yè)設(shè)計(jì)(更新版)
【正文】 、PID控制原理常規(guī)模擬PID控制系統(tǒng)原理框圖如圖13所示 圖13 PID控制原理圖PID控制器是一種線性器，它根據(jù)給定值r(t)與實(shí)際輸出構(gòu)成控制偏差： (51)將此偏差的比例（P）、積分（I）和微分（D）通過(guò)線性組合構(gòu)成控制量，對(duì)被控對(duì)象進(jìn)行控制。根據(jù)PWM模塊電路工作原理，時(shí)鐘的輸入做為三角波發(fā)生器的時(shí)鐘，計(jì)數(shù)器計(jì)數(shù)得到三角波，再通過(guò)比較器比較得到PWM波，c1主要是保證計(jì)數(shù)器正常計(jì)數(shù)的需要。圖7 PWM光電隔離電路（二）系統(tǒng)軟件設(shè)計(jì)、NIOS處理器結(jié)構(gòu)基于SOPC的嵌入式系統(tǒng)結(jié)構(gòu)如圖8所示，主要包括嵌入式微處理器(CPU核)、定時(shí)器(Timer)、嵌入式鎖相環(huán)(PLL)、嵌入式數(shù)字信號(hào)處理器(DSP)及其他IP模塊等部分。如圖6所示：圖6 IGBT驅(qū)動(dòng)電路、光電隔離原理圖光耦合器一般由三部分組成：光的發(fā)射、光的接收及信號(hào)放大。標(biāo)準(zhǔn)的JTAG接口是4線：TMS、TCK、TDI、TDO,分別是模式選擇、時(shí)鐘、數(shù)據(jù)輸入、數(shù)據(jù)輸出線。基于FPGA的開(kāi)關(guān)磁阻電機(jī)調(diào)速系統(tǒng)的設(shè)計(jì)開(kāi)關(guān)磁阻電機(jī)調(diào)速系統(tǒng)主要有開(kāi)關(guān)磁阻電機(jī)、功率變換器、液晶顯示、按鍵操作、位置檢測(cè)和FPGA控制器等六大部分組成, 如圖1所示。圖 3 FPGA電源電路、JTAG電路JTAG是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議，主要用于芯片的內(nèi)部測(cè)試，現(xiàn)在許多的高級(jí)器件都支持該協(xié)議，如單片機(jī)，DSP,FPGA等器件。此外M57962L還具有過(guò)壓保護(hù)功能。，通過(guò)隔離得到5V的高電平輸出PWM波，從而驅(qū)動(dòng)IGBT的驅(qū)動(dòng)芯片。（2）PWM電路模塊的工作時(shí)鐘頻率c1。 調(diào)節(jié)PWM波的占空比是電機(jī)調(diào)速的重要手段，若比較寄存器的值逐漸增大，輸出脈沖的開(kāi)啟時(shí)間變大，PWM占空比逐漸變大，功率器件輸出給電機(jī)電樞的能量增加，電機(jī)加速；若比較寄存器的值減小，輸出脈沖的開(kāi)啟時(shí)間變小，PWM占空比逐漸變小，功率器件輸出給電機(jī)電樞的能量減少，電機(jī)減速。本系統(tǒng)利用一個(gè)減法器，實(shí)現(xiàn)誤差值的求取，采用三個(gè)乘法器實(shí)現(xiàn)公式當(dāng)中的乘法，再利用一個(gè)加法器相加，最終得到計(jì)算結(jié)果，在通過(guò)一個(gè)比較器，當(dāng)計(jì)算結(jié)果大于0時(shí)輸出高電平，計(jì)算結(jié)果小于0時(shí)，輸出一個(gè)低電平，在NIOS當(dāng)中讀取該電平的狀態(tài)，根據(jù)該狀態(tài)值增加或者減小PWM脈沖寬度的值，達(dá)到脈寬調(diào)制的效果。同樣，通過(guò)計(jì)算可以得到，故等式的分子可選19位全1的數(shù)據(jù)。由電機(jī)結(jié)構(gòu)決定，電機(jī)每轉(zhuǎn)動(dòng)一圈，進(jìn)24次中斷。此函數(shù)是電機(jī)運(yùn)轉(zhuǎn)的重要函數(shù)。交流電機(jī)制動(dòng)采用改變相序的方法產(chǎn)生反向轉(zhuǎn)矩，原理類(lèi)似。如圖所示：圖25 PWM調(diào)節(jié)函數(shù)（三）實(shí)物設(shè)計(jì)圖電機(jī)轉(zhuǎn)速動(dòng)態(tài)顯示 IGBT功率橋 IGBT驅(qū)動(dòng)電路 FPGA主控制板
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1