【正文】 寫操作策略 —— 使 cache內(nèi)容和主存內(nèi)容保持一致 1 寫回法 —— CPU寫 cache命中時，只修改 cache的內(nèi)容；寫 cache未命中也不寫主存，拷入后只寫 cache，只有當(dāng)此行 被換出時才寫回主存 減少了訪問主存的次數(shù) ，但 存在不一致性隱患 實現(xiàn)方法： 每個 cache行配臵一個 修改位 ，反映是否被修改過 Cache的寫操作策略 寫回法 全寫法 寫一次法 常用的寫操作策略 2 全寫法 —— 寫 cache命中時， cache與主存同時修改；寫 cache未命中則直接寫主存，修改主存后的處理方法 —— WTWA、 WTNWA 優(yōu)點： 較好地 維護(hù)了 cache與主存內(nèi)容的一致性； cache中每行無需設(shè)臵修改位及相應(yīng)的判斷邏輯 缺點： 降低了 cache的功效 3 寫一次法 —— 與寫回法的不同，僅在于 第一次寫命中時要同時寫入主存 奔騰的片內(nèi)數(shù)據(jù) cache就是采用寫一次法 Pentium 4的 Cache組織 Pentium 4的 Cache布局圖 說明 ? 采用更高速的主存或加長存儲器字長 ? 采用并行操作的雙端口存儲器 ? 采用交叉存儲器 ? 采用 Cache 加速 CPU與主存間有效傳輸?shù)拇胧? 轉(zhuǎn)“虛擬存儲器” 存儲管理 (課本的第 9章第 3節(jié) ) 主要解決的問題 ——存儲器的分配與回收、地址變換、存儲器 擴充 ，存儲器 共享與保護(hù) 等 分區(qū)式存儲管理 單用戶、單任務(wù)的操作系統(tǒng) ——內(nèi)存空間分為 系統(tǒng)區(qū) 和 用戶區(qū) 現(xiàn)代操作系統(tǒng) ——分區(qū)式存儲管理 分區(qū)式存儲管理機制分為 固定分區(qū) 和 動態(tài)分區(qū) 固定式分區(qū)會出現(xiàn) 內(nèi)碎片 動態(tài)分區(qū)會出現(xiàn) 外碎片 ， 解決外碎片的方法 (合并；內(nèi)存緊縮 ) 目錄 交換技術(shù)和分頁技術(shù) ——利用 程序的局部性原理 實現(xiàn)多任務(wù)并發(fā)環(huán)境中的存儲管理 交換技術(shù)： 換入 、 換出 ；交換的過程；優(yōu)點、缺點 交換技術(shù)和早期采用的覆蓋技術(shù)一樣，是從邏輯上利用外存擴大主存空間 分頁技術(shù)： 頁面 (頁框 )、頁 不存在外碎片，內(nèi)碎片僅存在于每個進(jìn)程的最后一個頁面 分頁技術(shù)引申出 虛擬存儲器 (虛存 )，在存儲管理部件 (MMU)的支持下，虛擬存儲器技術(shù)可徹底解決存儲器的調(diào)度與管理問題 虛擬存儲器 (課本的第 9章第 4節(jié) ) 虛擬存儲器的基本概念 虛擬存儲器 —— 建立在主存與輔存物理結(jié)構(gòu)基礎(chǔ)之上，由附加硬件裝臵及操作系統(tǒng)管理軟件組成的一種存儲體系；是個 概念模型 ，不是實際的物理存儲器 具有 輔存的容量 和 接近主存的訪問速度 實地址與虛地址 ? 用戶編制程序時使用的地址稱為 虛地址 或 邏輯地址 ，其對應(yīng)的存儲空間稱為 虛存空間 或 邏輯地址空間 ? 計算機物理內(nèi)存的訪問地址稱為 實地址 或 物理地址 ，其對應(yīng)的存儲空間稱為 物理存儲空間 或 主存空間 ? 程序進(jìn)行虛地址到實地址轉(zhuǎn)換的過程稱為 程序的再 (重 )定位 目錄 虛存的訪問過程 ? 虛存空間的用戶程序按照 虛地址 編程并存放在 輔存 中 ? 訪存的過程 ? 結(jié)論 —— 每個程序的虛地址空間可以遠(yuǎn)大于實地址空間；也可以遠(yuǎn)小于實地址空間 —— 好處 cache與虛存的異同 ? 主存 輔存 的訪問機制與 cache主存 的訪問機制類似，是 三級存儲體系中的兩個層次 ? cache和主存 之間由 輔助硬件 負(fù)責(zé)地址變換與管理； 主存和輔存 之間由 輔助軟、硬件 負(fù)責(zé)地址變換與管理，構(gòu)成 虛擬存儲器 Cache主存、主存 輔存兩個存儲層次的比較 相同點： (1)出發(fā)點相同 ：存儲系統(tǒng)的性價比；性能、價格和容量 (2)原理相同 ：程序運行時的局部性原理 不同點： (1)側(cè)重點不同 ： cache——速度差異；虛存 ——存儲容量、存儲管理、主存分配和存儲保護(hù)等 (2)數(shù)據(jù)通路不同 ：未命中時的訪問方法 (3)透明性不同 ： cache對系統(tǒng)程序員和應(yīng)用程序員均透明；而虛存對實現(xiàn)存儲管理的系統(tǒng)程序員不透明，只對應(yīng)用程序員透明 (段式和段頁式管理對應(yīng)用程序員 “ 半透明 ” ) (4)未命中時的損失不同 ：主存的存取時間是 cache的 5～ 10倍；主存的存取速度通常比輔存快上千倍 虛存機制要解決的關(guān)鍵問題 ——在操作系統(tǒng)的控制下，由硬件和系統(tǒng)軟件負(fù)責(zé)解決 (1)調(diào)度問題： 決定哪些程序和數(shù)據(jù)應(yīng)被調(diào)入主存 (2)地址映射問題： 內(nèi)地址變換 ——訪問主存時把虛地址變?yōu)橹鞔嫖锢淼刂? 外地址變換 ——訪問輔存時把虛地址變成輔存的物理地址 還要解決 主存分配 、 存儲保護(hù) 與 程序再定位 等問題 (3)替換問題： 決定哪些程序和數(shù)據(jù)應(yīng)被調(diào)出主存 (4)更新問題： 確保主存與輔存的一致性 頁式虛存地址映射 主存和虛擬地址空間都劃分成大小相等的頁 (頁面大小為 2的整數(shù)冪 )—— 物理頁、邏輯頁 虛地址 —— 高字段為 邏輯頁號 ，低字段為 頁內(nèi)地址 (偏移量 ) 實存地址 —— 高字段為 物理頁號 ，低字段為 頁內(nèi)地址 虛地址 (邏輯地址 )轉(zhuǎn)換成物理地址通過 頁表 完成 頁式虛擬存儲器 每個進(jìn)程對應(yīng)一個頁表；每個虛存頁面在頁表中有一個表項，表項的內(nèi)容包含該虛存頁面所在 主存頁面的地址 (物理頁號 )，以及指示該邏輯頁 是否已調(diào)入主存 的有效位 頁表長度可變 ——把頁表的基地址保存在寄存器中，頁表本身則放在主存中 頁式虛擬存儲器的地址映射過程 頁表基地址 邏輯頁號 頁內(nèi)行地址 物理頁號 頁內(nèi)行地址 頁表基址寄存器 虛存地址 實存地址 + 頁表 (在主存中 ) 有效位 主存頁面號 … … … … 頁表很長時的處理方法 ?把 頁表存儲在虛存 中 ： 頁表本身也要分頁 ，當(dāng)一個進(jìn)程運行時，其 頁表中一部分在主存 ， 另一部分則在輔存 中 ?采用 二級頁表結(jié)構(gòu) ：每個進(jìn)程有一個 頁目錄表 ，其中的每個表項指向一個頁表，此時，若頁目錄表的長度是 m，每個頁表的最大長度為 n，則一個進(jìn)程最多可以有 m n個頁 ?采用 反向頁表 ：實現(xiàn) 物理頁號到邏輯頁號的反向映射 ，頁表中對應(yīng)每一個物理頁號有一個表項，表項的內(nèi)容包含該物理頁所對應(yīng)的邏輯頁號 ——訪存過程 轉(zhuǎn)換后援緩沖器 (TLB—— Translation Lookaside Buffer) 訪問虛存時存在的問題 減少對主存訪問次數(shù)的方法 ——對頁表實行 二級緩存 TLB——用于頁表緩存的高速存儲部件 快表 ——把頁表中最活躍的部分存在高速存儲器中構(gòu)成 慢表 ——保存在主存中的完整頁表 TLB的 作用 與 Cache的作用相似，通常由 相聯(lián)存儲器 實現(xiàn)，是慢表中部分信息的 副本 訪存過程 (1) 程序局部性原理使多數(shù)虛存訪問都將通過 TLB完成 (2) TLB匹配不成功時的處理 TLB的地址映射過程 ? 內(nèi)頁表 —— 虛地址到主存物理地址的變換表 ? 外頁表 —— 用于虛地址與輔存地址之間的變換 ? 外頁表的結(jié)構(gòu) 與輔存的尋址機制密切相關(guān) —— 當(dāng)主存缺頁時，實施 調(diào)頁操作 需要定位輔存 3. 內(nèi)頁表和外頁表 ? 分頁方式的優(yōu)點 ：頁長固定，易于管理，不存在外碎片 ? 缺點 ：頁長與程序的邏輯大小無關(guān)，不利于編程的獨立性 (分頁對于程序員不可見 ) 段式虛擬存儲器 段 ——按照程序的自然分界劃分、長度可動態(tài)改變 通常，程序員把不同類型的數(shù)據(jù)劃分到不同的段中，并且每個程序可以有多個相同類型的段 虛地址構(gòu)成 ——段號和段內(nèi)地址 (偏移量 ) 段表 ——虛地址到實主存地址的變換 (每個程序設(shè)臵一個段表 ) 段表的結(jié)構(gòu) ：每個表項至少包含三個字段 (1)有效位 ：指明該段是否已調(diào)入實存 (2)段起址 ：已調(diào)入實存情況下，指明該段在實存中的首址 (3)段長 ：該段的實際長度，設(shè)臵該字段的目的是為了防止地址越界而破壞其他段 段表 本身也是一個段，可存于輔存，但 一般駐留在主存 段表基地址 段號 段內(nèi)地址 主存地址 段表基址寄存器 虛存地址 實存地址 + 段表（在主存中） + 段起址 裝入位 段長 段號 段式虛存的地址映射過程 … … … … … … 地址變換過程及越界判斷 ? 優(yōu)點 ①段的邏輯獨立性使其 易于編譯、管理、修改和保護(hù) ， 便于多道程序共享 (分段對程序員是可見的 ) ②段長可以根據(jù)需要動態(tài)改變，允許自由調(diào)度，可 有效利用主存空間 ? 缺點 ①段長不固定使 主存空間分配較麻煩 ②易在段間留下許多外碎片，使 存儲空間利用率降低 ③地址轉(zhuǎn)換時，必須通過段起址與段內(nèi)偏移量的求和運算才能求得物理地址，而不能像頁式那樣簡單拼接 —— 段式比頁式存儲管理方式需要更多的硬件支持 段式虛擬存儲器特點 為什么頁式可以簡單拼接，而段式不行？ 段頁式虛擬存儲器 —— 段式和頁式的結(jié)合 實存被等分成頁 每個程序先按邏輯結(jié)構(gòu)分段，每段再按照實存的頁大小分頁，程序 按頁調(diào)入和調(diào)出 ，但可 按段進(jìn)行編程、保護(hù)和共享 定位方式： 每道程序通過 一個段表 和 多個頁表 進(jìn)行兩級再定位 段表： 每個表項對應(yīng)一個段，有一個指針指向該段的頁表 頁表： 該段各頁在主存的位臵、是否已裝入、是否已修改等 虛地址構(gòu)成： 基號、段號、段內(nèi)頁號、頁內(nèi)偏移量 (基號 N) 段號 S 段內(nèi)邏輯頁號 P 頁內(nèi)地址偏移量 D 若系統(tǒng)中只有一個基址寄存器，則不需基號；多道程序切換時，由操作系統(tǒng)修改基址寄存器內(nèi)容 缺點： 地址映射需多次查表，實現(xiàn)復(fù)雜度較高．速度較慢 基號： 用戶標(biāo)志號，用于指明該道程序的段表起始地址 【 例 1】 假設(shè)有三道程序，基號 A、 B和 C表示，其基址寄存器內(nèi)容分別為 SA， SB， SC。若連續(xù)讀出 4個字，分別求用順序方式和交叉方式組織的存儲器的帶寬 解：兩種方式連續(xù)讀出 4個字的信息總量都是： q=64b 4=256b 順序存儲器和交叉存儲器連續(xù)讀出 4個字所需的時間分別是： 順序： t2=mT=4 200ns=800ns=8 107s 交叉： t1=T+(m1)?=200ns+3 50ns=350ns= 107s 順序存儲器和交叉存儲器的帶寬分別是： 順序： W2=q/t2=256b247。 EN O0 O1 O2 O3 邏輯符號 ? 2. PROM(用戶可編程一次 ) ? 熔斷絲結(jié)構(gòu) PROM 多發(fā)射極管 基極連選擇線 ? 編程寫入時使某些熔斷絲燒斷 只讀存儲器 ROM ? 讀出時 熔斷絲連通，輸出為“ 1” 熔斷絲燒斷為“ 0” ? 以 浮柵雪崩注入型 MOS管 為存儲元的 EPROM 光擦除可編程 EPROM(Erasible Programmable ROM) 只讀存儲器 ROM ? G1—— 浮臵柵，無引出線； G2—— 控制柵，有引出線 ? 若漏極 D端加約幾十伏的脈沖電壓，則溝道中的電場足夠強，會造成雪崩，產(chǎn)生很多高能量電子；此時，若 G2柵上加正電壓，則溝道中的電子穿過氧化層注入到 G1柵，使 G1柵積累負(fù)電荷 ? G1柵周圍都是絕緣的二氧化硅層，泄漏電流極小，所以一旦電子注入到 G1柵后，能長期保存 3. EPROM 3. EPROM ? 0和 1的存儲 —— 當(dāng) G1柵 有電子積累 時， MOS管的開啟電壓變得很高，即使 G2柵為高電平，該管仍不能導(dǎo)通，相當(dāng)于存儲了 “ 0”；當(dāng) G1柵 沒有電子積累 時，