【正文】
。 2 . TTL 與非門的多余輸入端懸空時(shí),相當(dāng)于輸入 電平。 2.74LVC161組成五進(jìn)制計(jì)數(shù)器,電路狀態(tài)表如表A7所示3.vo0 及L的波形如圖A7組成。圖A53六、1.電路狀態(tài)表如表A6所示。電路具有自啟動(dòng)功能。 圖A3四、。圖7試卷二參考答案一、選擇填空1.C 2.B 3.C 4.B 5.B 6.C 7.B二、輸出端LL2和L3的波形如圖A2所示。圖6七、(16分)由555定時(shí)器、38線譯碼器74HC138和4位二進(jìn)制加法器74HC161組成的時(shí)序信號(hào)產(chǎn)生電路如圖7所示。圖5六、(15分)試用正邊沿D觸發(fā)器設(shè)計(jì)一個(gè)同步時(shí)序電路,其狀態(tài)轉(zhuǎn)換圖如圖6所示。圖4五、(15分)分析如圖5所示時(shí)序邏輯電路。試在圖b中填寫輸出邏輯函數(shù)L的卡諾圖(不用化簡(jiǎn))。試對(duì)應(yīng)圖d所示輸入波形,分別畫出輸出端LL2 和L3的波形。電路的輸出電壓υ0等于( )A. B. C. D. 圖154位的DRAM設(shè)計(jì)4K8位的存儲(chǔ)器的系統(tǒng)需要的芯片數(shù)和地址線的根數(shù)是( ) A. 16片,10根 B. 8片,10根 C. 8片,12根 D. 16片,12根、B和輸出端F的波形圖17所示,F(xiàn)與A、B的邏輯關(guān)系是:A. 與非; B. 同或; ; D. 或。A.F3=F1?F2 B.F3=F1+F2C.F