數(shù)字電子技術基礎試卷參考doc-文庫吧
2025-09-18 00:56 本頁面
【正文】 d所示輸入波形，分別畫出輸出端LL2 和L3的波形。(設觸發(fā)器的初態(tài)為0) （a） (b) (c ) (d)圖2三、（12分）發(fā)由全加器FA、24線譯碼器和門電路組成的邏輯電路如圖3 a所示。試在圖b中填寫輸出邏輯函數(shù)L的卡諾圖（不用化簡）。 (a) (b)圖3四、（12分）用最少的與非門設計一個組合邏輯電路，實現(xiàn)以下邏輯功能：時，時；時；時，輸出為任意態(tài)。圖4五、（15分）分析如圖5所示時序邏輯電路。（設觸發(fā)器的初態(tài)均為0）1．寫出各觸發(fā)器的時鐘方程、驅動方程、狀態(tài)方程；2．畫出完整的狀態(tài)圖，判斷電路是否具能自啟動；3．畫出在CP作用下的Q0、Q1及Q3的波形。圖5六、（15分）試用正邊沿D觸發(fā)器設計一個同步時序電路，其狀態(tài)轉換圖如圖6所示。1．列出狀態(tài)表；2．寫出各觸發(fā)器的激勵方程和輸出方程；3．說明電路功能。圖6七、（16分）由555定時器、38線譯碼器74HC138和4位二進制加法器74HC161組成的時序信號產生電路如圖7所示。1. 試問555定時器組成的是什么功能電路？計算vo1輸出信號的周期；2. 試問74LVC161組成什么功能電路？列出其狀態(tài)表；3. 畫出圖中voQQQQ0 及L的波形。圖7 試卷二參考答案一、選擇填空1．C 2．B 3．C 4．B 5．B 6．C 7．B二、輸出端LL2和L3的波形如圖A2所示。圖A2三、輸出邏輯函數(shù)L的
公司管理相關推薦
鄂ICP備17016276號-1