【正文】 :北京航空航天大學出版社，2005.[8]劉益成.[6]胡虎，萬秋玉，[J].哈爾濱理工大學學報，2004.[4]丁玉美，[M]：西安電子科技大學出版社，2002. 我還要感謝我的父母及家人，感謝他們的養(yǎng)育之恩，正是他們在我背后默默地支持著我，才能讓我不斷成長，不斷前進。在婁老師的指導下，使我最終順利完成畢業(yè)設計。無論在學習上、還是科研上都得到了他的悉心指導、培養(yǎng)和關心。 致謝 四年的大學生活即將結(jié)束，在此期間得到了很多老師和同學的關心與支持，借此機會向所有他們表示忠心的感謝!DSP技術已在通信、控制、信號處理、儀器儀表、醫(yī)療、家電等很多領域得到了越來越廣泛的應用。編寫一套可行的高效的數(shù)字濾波器程序。③研究了TI公司TMS320VC5402數(shù)字信號處理器的通信電子線路中各種接口的相互連接關系，設計了一個價格低、功耗小、精度高的數(shù)字濾波器系統(tǒng)。 所完成的工作:①研究了數(shù)字濾波的理論知識，為系統(tǒng)整體設計奠定了理論基礎。為實現(xiàn)數(shù)字濾波器系統(tǒng)提供一個穩(wěn)定的硬件平臺。為實現(xiàn)數(shù)字濾波器奠定了理論基礎。研究了FIR數(shù)字濾波器的基本理論，以及數(shù)字濾波器的實現(xiàn)方法。經(jīng)過實際的檢測與調(diào)試得到一個穩(wěn)定的硬件平臺后便可以進行軟件的聯(lián)調(diào)了。通過實際檢測，本系統(tǒng)的時鐘信號波形良好，沒有嚴重的過沖現(xiàn)象。④用示波器查看系統(tǒng)中主要的時鐘信號的波形，包括DSP輸入時鐘信號、DSP輸出時鐘信號、ADC和DAC的系統(tǒng)時鐘信號及幀同步時鐘信號(需要結(jié)合DSP的開發(fā)環(huán)境和仿真器進行測試)。通過實際的測量本系統(tǒng)各點電壓均正常，有助于系統(tǒng)的穩(wěn)定運行。②系統(tǒng)上電檢測，上電前應該首先檢查電源的正負極性及輸入電壓的幅度，然后上電。由于本系統(tǒng)是一個基于DSP的系統(tǒng)，在系統(tǒng)的調(diào)試中主要測試步驟和實際結(jié)果如下:①首先測量電路板的電源和地是否有短路現(xiàn)象，如有短路現(xiàn)象會對電路板上的器件造成損壞，出現(xiàn)短路情況應該及時檢查電阻電容以及芯片的焊接(電路板上所采用器件多為小封裝器件，管腳間距教小，容易出現(xiàn)短路現(xiàn)象，焊接完成后要認真檢查)。 硬件平臺的調(diào)試與結(jié)果 DSP系統(tǒng)的開發(fā)是一個復雜的過程，在系統(tǒng)的設計和調(diào)試中不但需要數(shù)字信號處理方面的理論知識，而且還需要對各種DSP芯片、外圍硬件電路以及DSP開發(fā)工具等都具有豐富的實際開發(fā)經(jīng)驗。發(fā)送時鐘信號BCLKX對應于SPI協(xié)議中的串行時鐘SCK，發(fā)送幀同步信號對應于從設備的使能信號CS。 DPS5402的McBSP串口工作于時鐘停止模式時與SPI協(xié)議兼容。④擁有相互獨立的數(shù)據(jù)發(fā)送和接受幀同步脈沖和時鐘信號:⑤多通道發(fā)送和接收，最多可達128個通道，速度可為100Mbit/s。②可與SPI、AC97等兼容設備直接接口。 DSP5402具有兩個高速、全雙工、多通道緩沖串行接口(McBSP)其方便的數(shù)據(jù)流控制可使其與大多數(shù)同步串行外圍設備接口。 TLV1570的高速串行接口包含五根信號線:SCLK串行時鐘輸入、SDIN串行數(shù)據(jù)輸入、SDOUT串行數(shù)據(jù)輸出、FS幀同步信號、CS片選信號。下圖為TLV1570的功能時序圖。系統(tǒng)的分辨率為3mV，最大誤差163。 根據(jù)模數(shù)轉(zhuǎn)換器件的特點，在本數(shù)字濾波器系統(tǒng)中選擇了TI公司的TLV157O芯片。1LSB，這就表明實際輸出的數(shù)字量和理論上應得到的輸出數(shù)字量之間的誤差小于最低位的一個字。常用最低有效位的倍數(shù)表示。例如A/D轉(zhuǎn)換器輸出為10位二進制數(shù)，輸入信號最大值為3V，那么這個轉(zhuǎn)換器應能區(qū)分輸入信號的最小電壓為3mV。從理論上講，n位輸出的A/D轉(zhuǎn)換器能區(qū)分個不同等級的輸入模擬電壓，能區(qū)分輸入電壓的最小值為滿量程輸入的。 單片A/D轉(zhuǎn)換器的轉(zhuǎn)換精度是用分辨率和轉(zhuǎn)換誤差來描述的。這個二進制代碼就是A/D轉(zhuǎn)換的輸出信號。顯然，數(shù)字信號最低有效位中的1表示的數(shù)量大小，就等于△。因此，在用數(shù)字量表示取樣電壓時，也必須把它化成這個最小數(shù)量單位的整倍數(shù)，這個轉(zhuǎn)化過程就叫做量化。②量化和編碼:我們知道，數(shù)字信號不僅在時間上是離散的，而且在數(shù)值上的變化也不是連續(xù)的。因為每次把取樣電壓轉(zhuǎn)換為相應的數(shù)字量都需要一定的時間，所以在每次取樣以后，必須把取樣電壓保持一段時間。①取樣定理:在滿足取樣定理的條件下，可以用一個低通濾波器將信號還原為，這個低通濾波器的電壓傳輸系數(shù)在低于的范圍內(nèi)應保持不變，而在以前應迅速下降為零。A/D轉(zhuǎn)換器件與DSP連接設計 A/D轉(zhuǎn)換接口電路設計 在A/D轉(zhuǎn)換器中，因為輸入的模擬信號在時間上是連續(xù)量，而輸出的數(shù)字信號代碼是離散量，所以進行轉(zhuǎn)換時必須在一系列選定的瞬間(亦即時間坐標軸上的一些規(guī)定點上)對輸入的模擬信號取樣，然后再把這些取樣值轉(zhuǎn)換為輸出的數(shù)字量。 TRST GNDKEYGNDGNDGNDEMUI TMS TDI VCC TDO TCKRET TCK EMUO 圖 44 JTAG仿真接口定義設計仿真接口比較簡單，只要根據(jù)DSP芯片所提供的接口類型按照相應的接口標準即可。1 23 45 67 89 1011 1213 14 設計一個DSP系統(tǒng)，一般必須考慮系統(tǒng)的軟件硬件調(diào)試，調(diào)試DSP系統(tǒng)一般離不開DSP仿真器。TRST為測試復位，輸入引腳，低電平有效。TDO為測試數(shù)據(jù)輸出，數(shù)據(jù)通過TDO引腳從JTAG接口輸出。具有JTAG接口的芯片，相關JTAG引腳的定義為:TCK為測試時鐘輸入。Group)是1985年制定的檢測PCB和IC芯片的一個標準，1990年被修改后成為IEEE的一個標準。TestDVdd應不超過CVdd電壓2V。理想情況下，DSP芯片上的兩個電源同時加電，但是在一些場合很難做到。I，而系統(tǒng)的輸入電壓為5V，為將低整個系統(tǒng)的功耗，而不是直接接到5V電源電壓上，這樣系統(tǒng)功耗將降低51mW。Regulator)，、。Dropout在本系統(tǒng)的設計中采用了兩片AMS1117來提供DSP芯片的I/O電源和內(nèi)核電源。DVdd只為外部接口引腳提供電壓，消耗的電流取決于外部輸出的速度和數(shù)量，以及在這些輸出上的負載電容。時鐘電路也需要消耗一小部分的電流，而且這部分電流是恒定的，與CPU和外設的激活度無關。TMS320VC5402的電流消耗主要取決于器件的激活度，CVdd消耗的電流主要取決于CPU的激活度，外設消耗的電流取決于正在工作的外設及其速度。TMS320VC5402芯片電源分為兩種，即內(nèi)核電壓(CVdd)和I/O電壓(DVdd)，其中，I/。電源設計 圖43 DSP時鐘電路原理圖 另一種方法是將外部的時鐘源直接輸入X2/CLKIN引腳，X1懸空。一種是利用DSP芯片內(nèi)部所提供的晶振電路，在DSP芯片的Xl和X2/CLKIN之間連接一晶體可啟動內(nèi)部振蕩器，晶體應為基本模式，且為并聯(lián)諧振。 圖42 數(shù)字濾波器系統(tǒng)復位電路原理圖 時鐘電路設計該芯片具有上電復位功能，電壓監(jiān)測功能和看門狗功能[9]。其基本原理就是通過電路提供一個高低電平發(fā)生變化的信號，如果在規(guī)定的時間內(nèi)這個信號不發(fā)生變化，自動復位電路就認為系統(tǒng)運行不正常并重新對系統(tǒng)進行復位。硬件上最有效的保護措施就是采用具有監(jiān)視(Wathcdog)功能的自動復位電路。由于DSP系統(tǒng)的時鐘頻率較高，在運行時極有可能發(fā)生干擾和被干擾的現(xiàn)象，嚴重時系統(tǒng)可能會出現(xiàn)死機現(xiàn)象。為使芯片初始化正確，一般應保證/RS為低至少持續(xù)3個CLKOUT周期。 為了確保系統(tǒng)能夠穩(wěn)定的工作，復位電路是系統(tǒng)中必不可少的電路。 具有高度專業(yè)化的指令系統(tǒng)，包括單指令重復和塊指令重復操作，塊存儲器傳輸指令，32位長操作數(shù)指令，同時讀入2或3個操作數(shù)的指令，能并行存儲和并行加載的算術指令，條件存儲指令和從中斷快速返回。因此編程時不能隨便向這個區(qū)域存儲數(shù)據(jù)，除非根據(jù)需要來改變相應寄存器的值，否則會導致程序運行結(jié)果錯誤。數(shù)據(jù)存儲空間還有一塊特殊的區(qū)域，00H~08H。DRAM一般由若干塊構(gòu)成，由于每塊DARAM在一個機器周期內(nèi)可以被訪問2次，中央處理單元和片內(nèi)外設在一個周期內(nèi)可以同時對其進行一次讀和一次寫操作。器片內(nèi)存儲器的種類只要有以下幾種:雙訪問RAM(DARAM)，單訪問RAM(SRAM)和ROM。Ineterface)接口，兩個多通道緩沖串行口McBSP(Multichannel DSP5402的片上外圍電路包括:通用I/O引腳(XF和BIO)，定時器，時鐘發(fā)生器，一個與外部處理器通信的8位的HPI(Host④指數(shù)編碼器，可以在單個周期內(nèi)計算40位累加器中數(shù)值的指數(shù)。②17X17位并行乘法器，與40位專用加法器相連，用于非流水線式單周期乘法/累加(做C)運算。 CPU采用并行結(jié)構(gòu)設計特點，使其能在一條指令周期內(nèi)，高速地完成多項算術運算。它采用先進的修正哈佛結(jié)構(gòu)，片內(nèi)共有8條16位的總線，其中包括4條程序/數(shù)據(jù)總線和4條地址總線[10[7]]。 TMS320VC5402內(nèi)部硬件結(jié)構(gòu)McBSP1McBSP2FLASHSRAMADC時鐘JTAG電源 TMS320VC5402圖41 數(shù)字濾波器系統(tǒng)方案框圖通常的設計中會采用5V供電并行的ADC(模數(shù)轉(zhuǎn)換)和DAC(數(shù)模轉(zhuǎn)換)芯片與DSP連接，傳輸數(shù)據(jù)過程中會占用總線的時間。該DSP具有較快的運算速度：運算速度最快可達532MPIS；采用了低功耗設計方式:，I/。N/2))。 end figure(2)。 for i=1:N/21。 Pyy=y.*conj(y)。 Plot(f，pyy(1:N/2))。 end。 for i=1:N/21。 %將原始信號做FFT變換 Pyy=y.*conj(y)。 %為DSP程序做準備，MATLAB中不需要 yyl=filter(bl，al，y) 。 %濾波器的傳遞函數(shù)表示 bl=bl/(8*)。 %函數(shù)的參數(shù) [zl，pl，kl]=CHEBY1(3，wnl)。 plot(z) lp=500。 %產(chǎn)生隨機信號 figure(3)。 %采樣頻率 Dt=(1：N)/fs。 %清屏 N=1024。 程序： Clear all?？梢灾苯佑肅語言，然后調(diào)用CCS自帶的C編譯器將C語言轉(zhuǎn)換成匯編語言，但一般情況下，濾波器對實時性要求比較高，而整個濾波器的程序編寫也不是很大，所以采用匯編語言編寫。因此在各個學科和領域得到了廣泛的應用。MATLAB既具有結(jié)構(gòu)化的控制語句(如for循環(huán)，while循環(huán)，break語句和if語句)，又有面向?qū)ο缶幊痰奶匦?。學科工具包是專業(yè)性比較強的工具包，控制工具包，信號處理工具包，通信工具包等都屬于此類。工具包又可以分為功能性工具包和學科工具包。 MATLAB的基本數(shù)據(jù)單位是矩陣，它的指令表達式與數(shù)學，工程中常用的形式十分相似，故用MATLAB來解算問題要比用C，F(xiàn)ORTRAN等語言完相同的事情簡捷得多。 數(shù)字濾波器的軟件輔助設計MATLAB是矩陣實驗室(Matrix Laboratory)之意。反之，則逼近誤差較大。 用頻率抽樣法設計FIR濾波器 所謂頻率抽樣法就是從頻域出發(fā)，根據(jù)頻域的采樣定理，對給定的理想濾波器的頻域響應進行等間隔采樣[4][5]()K=0，1....N1 把當作待設計的濾波器頻率響應的采樣值H(k)，通過下式可求出濾波器的系統(tǒng)函數(shù)H(z)和頻率響應:() ()其中，是一個內(nèi)插函數(shù)：（）() 由于頻譜的有限個采樣值恢復出來的頻率響應實際上是對理想頻率響應的逼近，因此，這種方法必然有一定的逼近誤差。因此，實際選用的窗函數(shù)往往是它們的折衷。 通常上述三點很難同時滿足。 ②旁瓣幅度下降速度要大，以利增加阻帶衰減。 這幾種窗函數(shù)的比較見表31所示。 即有： （） 是有限長序列，當nN1及n0時，=0。獲得有限沖激響應數(shù)字濾波器的一種可能方法就是把無窮級數(shù)截取為有限項級