【正文】 en在執(zhí)行不同級(jí)別時(shí)所調(diào)用的程序。 庫(kù)產(chǎn)生器 —生成庫(kù)和驅(qū)動(dòng) MDD/MLD和 Tcl 一個(gè)驅(qū)動(dòng)或庫(kù)需要兩個(gè)數(shù)據(jù)文件關(guān)聯(lián)： 1）數(shù)據(jù)定義文件（ MDD或 MLD文件）：這個(gè)文件定義了用 于驅(qū)動(dòng)、 OS和庫(kù)的可配置參數(shù)； 2）數(shù)據(jù)產(chǎn)生文件（ Tcl）：這個(gè)文件使用了在 MSS文件中配置 的參數(shù)（這些參數(shù)用于驅(qū)動(dòng)、 OS或庫(kù)）來(lái)產(chǎn)生數(shù)據(jù)。在 Windows環(huán)境下， make用于編 譯。 （ 5）為處理器可見的每一個(gè)驅(qū)動(dòng)、 OS和庫(kù)調(diào)用 post_generate Tcl程序（如果在和 MDD和 MLD相關(guān)的 Tcl文件中定義） 庫(kù)產(chǎn)生器 —生成庫(kù)和驅(qū)動(dòng) 基本觀點(diǎn) （ 6）為處理器指定的 OS，驅(qū)動(dòng)和庫(kù)運(yùn)行 make。 （ 4）為處理器可見的每一個(gè)驅(qū)動(dòng)、 OS和庫(kù)調(diào)用 generate Tcl程 序。對(duì)于每一個(gè)處理器， 建立一個(gè)唯一的驅(qū)動(dòng)和庫(kù)的清單。 庫(kù)產(chǎn)生器 —生成庫(kù)和驅(qū)動(dòng) 基本觀點(diǎn) MHS和 MSS文件定義了系統(tǒng)。 code目錄 該目錄包含 EDK可執(zhí)行文件。該目錄包含外設(shè)指定的驅(qū)動(dòng)文 件，用于 OS的 BSP文件和庫(kù)文件。 Libxil庫(kù)包含特 定處理器能夠訪問的驅(qū)動(dòng)函數(shù)。微處理器驅(qū)動(dòng)定義文件 （ Microprocessor Driver Definition,MDD）為每一個(gè)驅(qū)動(dòng)指 定了定義，這些定義用于需要驅(qū)動(dòng)的外設(shè)。 Libgen在這 個(gè)目錄下創(chuàng)建 。在每一個(gè)處理器實(shí)例目錄下， Libgen產(chǎn) 生下面的目錄和文件： include目錄、 lib目錄、 libsrc目 錄、 code目錄。 庫(kù)產(chǎn)生器 —加載路徑 lplibrary_path library_name boards drivers pcores sw_services bsp 圖 外設(shè)，驅(qū)動(dòng)，庫(kù)， OS的目錄結(jié)構(gòu) 庫(kù)產(chǎn)生器 —加載路徑 Library Name drivers sw_services bsp pcores my driver my library my os my driver src data .c files .h files MDD Tcl src data .c files .h files MLD Tcl src data .c files .h files MLD Tcl src data .c files .h files MDD Tcl 圖 驅(qū)動(dòng) OS和庫(kù)的目錄結(jié)構(gòu) 庫(kù)產(chǎn)生器 —輸出文件 Libgen在設(shè)計(jì)工程目錄下產(chǎn)生目錄和輸出文件。 Libgen使用 這些信息配置庫(kù)和驅(qū)動(dòng)。 Libgen使用設(shè)計(jì)人員建 立的 MSS文件。通過選擇合適的 GNU編譯 器，產(chǎn)生被編譯的可執(zhí)行文件。 （ 6） test_harness_wave.[do|sv]： koam；建立仿真波形顯示助手 腳本； （ 7） ：建立仿真列表顯示助手腳本； （ 8） instance_wave.[do|sv]：為指定實(shí)例建立仿真波形顯示的助 手腳本； （ 9） ：為指定實(shí)例建立列表顯示的助手腳本； 仿真模型產(chǎn)生器 存儲(chǔ)器初始化 如果設(shè)計(jì)中包含存儲(chǔ)器時(shí)，使用數(shù)據(jù)初始化相 應(yīng)的仿真模型。對(duì) 時(shí)序仿真不適用； （ 2） system_name.[vhd|v]：設(shè)計(jì)的頂層 HDL （ 3） ：標(biāo)準(zhǔn)延遲格式 sdf，包含合適的快和網(wǎng)絡(luò) 延遲，這些信息來(lái)自布局布線過程，只用于時(shí)序仿真； （ 4） system_name.[do|sh]：用于編譯 HDL文件和編譯仿真模型 的腳本文件。 仿真模型產(chǎn)生器 時(shí)序模型 MHS ELF Simgen HDL Script 圖 結(jié)構(gòu)仿真模型產(chǎn)生 MHS NGD 仿真模型產(chǎn)生器 輸出文件 Simgen在輸出目錄的仿真目錄下產(chǎn)生所有的仿真文件 和每個(gè)仿真模型的子目錄。如果指定， Simgen能用數(shù)據(jù)產(chǎn)生 HDL文件去初始化與存在設(shè)計(jì)中的 BRAM相關(guān)聯(lián)。從這些網(wǎng)表文件中建立一個(gè)的 HDL文件對(duì) 設(shè)計(jì)建模和包含合適的時(shí)序信息的 SDF文件。這個(gè) 數(shù)據(jù)從存在在可執(zhí)行和連接格式（ ELF）文件中得到。 Simgen可以為指定廠商的仿真器 產(chǎn)生一個(gè)編譯腳本。 仿真模型產(chǎn)生器 行為模型 MHS ELF Simgen HDL Script 圖 仿真模型產(chǎn)生器 結(jié)構(gòu)模型 圖 ， Simgen要求 MHS文件和相關(guān)的綜合網(wǎng)表 文件作為輸入。如果指定， Simgen能用 數(shù)據(jù)產(chǎn)生 HDL文件去初始化與存在設(shè)計(jì)中的 BRAM相關(guān) 聯(lián)。 Simgen建立一系列的仿真模型。 仿真模型產(chǎn)生器 仿真模型 功能仿真 設(shè)計(jì)輸入 設(shè)計(jì)綜合 設(shè)計(jì)網(wǎng)表 設(shè)計(jì)實(shí)現(xiàn) 設(shè)計(jì)實(shí)現(xiàn)的網(wǎng)表 時(shí)序仿真 行為仿真 結(jié)構(gòu)仿真 圖 FPGA設(shè)計(jì)仿真階段 仿真模型產(chǎn)生器 行為模型 圖 。圖 FPGA的設(shè)計(jì)仿真階段。對(duì)于加密的 EDK IP元件提供了預(yù)編譯庫(kù)。 EDK IP元件庫(kù)只提供 VHDL語(yǔ)言，并且可能加密。該庫(kù)保存了所有的 EDK IP元 件，這些元件預(yù)編譯用于 ModelSim SE、 PE或 NcSim。模型不使用用于全局信 號(hào)的庫(kù)元件。 核產(chǎn)生器 HDL庫(kù)模型用于行為仿真。 仿真庫(kù) XilinxCoreLib庫(kù) Xilinx的核產(chǎn)生器是一個(gè)圖形化的 IP設(shè)計(jì)工具用來(lái)產(chǎn) 生高層次模塊，比如 FIR濾波器， FIFOs， CAMs和其它高 級(jí) IP。它包含所有的 Xilinx實(shí)現(xiàn) 工具中使用的 Xilinx的原語(yǔ)庫(kù)元件。所有的同步 元件有一個(gè)單位的延遲避免競(jìng)爭(zhēng)條件，對(duì)于同步元件的 clocktoout延遲是 100ps。 Simgen產(chǎn)生的結(jié)構(gòu)仿真模型例化 UNISIM庫(kù) 元件。 UNISIM庫(kù)也包含了那些通用的例 化元件，比如 I/O和存儲(chǔ)器單元。 仿真庫(kù) UNISIM庫(kù) UNISIM庫(kù)是功能模型庫(kù)，用于行為和結(jié)構(gòu)仿真。 HDL仿真庫(kù)必須將邏輯庫(kù)與物理編譯的庫(kù)相對(duì)應(yīng)。下面介紹了 Xilinx 的仿真流程中所使用的庫(kù)。 仿真庫(kù) 仿真網(wǎng)表使用低層次的 Xilinx FPGA可使用的硬件原 語(yǔ)。 Simgen也為指定廠商的綜合工具生 成腳本。 仿真模型產(chǎn)生器 仿真模型產(chǎn)生器（ Simulation Model Generator， Simgen）為一個(gè)給定的硬件生成和配置不同的 VHDL和 Verilog仿真模型。 system system.bit文件輸入到 Data2MEM。 Synthesis目錄 該目錄包含 system.[prj|scr]綜合工程文件； 平臺(tái)產(chǎn)生器 存儲(chǔ)器的產(chǎn)生 BMM策略 Platgen在 Project_Name/implementation目錄下，產(chǎn)生 system.bmm和 system_stub. Bmm。 平臺(tái)產(chǎn)生器 輸出文件 3） inst_wapper.[vhd|v]：在 MHS中定義的單獨(dú)的 IP元件 的 HDL封裝文件。使用這個(gè)文件作為設(shè)計(jì)者自己的頂層 HDL設(shè)計(jì)文件 的開始點(diǎn)（當(dāng)指定 toplevel no選項(xiàng)）。該文件包含了 IOB原語(yǔ)（當(dāng)指定 toplevel yes 選項(xiàng)）。在工程目錄下，這是最基本的目錄結(jié)構(gòu)。從根 目錄中，基本的目錄結(jié)構(gòu)為： data、 hdl和 list。 平臺(tái)產(chǎn)生器 加載路徑 圖 IP路徑的結(jié)構(gòu)。這 個(gè)比特流文件包括為 FPGA片上 BRAM的初始化信息。 典型的， XPS為實(shí)現(xiàn)工具調(diào)用項(xiàng)目管理器（ Project Navigator）前端，用于控制實(shí)現(xiàn)過程。除了 以 NGC、 EDIF等網(wǎng)表文件格式外， Platgen為下面的工具 和頂層的 HDL封裝提供支持文件，可以使設(shè)計(jì)者添加其它 元件并且自動(dòng)的產(chǎn)生硬件平臺(tái)。 Platgen以硬件網(wǎng)表的形式（ HDL和實(shí)現(xiàn)網(wǎng)表文件）建 立片上可編程系統(tǒng)。通 過建立和導(dǎo)入外設(shè)向?qū)У膸椭?，能夠使用這個(gè)工具提供的 功能。文件 系統(tǒng)能通過使用高級(jí) C語(yǔ)言進(jìn)行函數(shù)調(diào)用來(lái)訪問。 設(shè)計(jì)流程及 EDK工具 LibXil Memory File System Generator （ LibXil MFS） 以文件句柄的形式提供管理程序存儲(chǔ)器的能力。向?qū)峁┯嘘P(guān)設(shè) 計(jì)中使用的 Xilinx處理器 IP核的變化信息。 當(dāng)使用新版本的 EDK工具打開老版本的工程時(shí)，就會(huì) 顯示版本管理向?qū)А?revup工具只執(zhí)行格式的變化，對(duì)設(shè)計(jì)不進(jìn)行更新。 設(shè)計(jì)流程及 EDK工具 Flash Memory Programmer 編程解決方案被設(shè)計(jì)成通用的，面向不同的 Flash硬件 和布局。該腳本使用 XMD命令 產(chǎn)生 ACE文件。 產(chǎn)生的 ACE文件用于配置 FPGA，初始化 BRAM，使 用有效的程序或數(shù)據(jù)初始化外部存儲(chǔ)器和啟動(dòng)處理器。 在內(nèi)部，比特流初始化工具 Bitinit使用在 ISE中提供的 Data2MEM工具來(lái)更新比特流文件。 這個(gè)工具讀取 ISE工具產(chǎn)生的硬件比特流文件 （ ），產(chǎn)生一個(gè)新的輸出比特流文件 （ ），這個(gè)比特流文件包含 ELF文件。 設(shè)計(jì)流程及 EDK工具 Bus Functional Model Compiler（ BFM） 總線功能仿真簡(jiǎn)化了依附在總線上的硬件元件的驗(yàn)證。 設(shè)計(jì)流程及 EDK工具 Virtual Platform Generator（ VPgen） 虛擬平臺(tái)是硬件系統(tǒng)的周期級(jí)的仿真模型。這個(gè)工具可以運(yùn)行在 GUI和批處 理模式下。 Simgen為每個(gè)處理器也讀取嵌入式應(yīng)用 ELF文件去初 始化片上存儲(chǔ)器；這樣處理器在仿真階段就可以執(zhí)行這些 軟件代碼。為產(chǎn)生行為模型， Simgen使用 MHS文件作為基本的 輸入。 GDB使用了 XMD作為最基本的引擎和處理 器目標(biāo)通訊。對(duì)于調(diào)試物理的 FPGA， XMD 和 FPGA通訊使用和 FPGA下載相同的電纜。 設(shè)計(jì)流程及 EDK工具 Xilinx Microprocessor Debugger（ XMD） 設(shè)計(jì)人員可以使用指令集仿真器或者虛擬平臺(tái)調(diào)試軟 件程序。鏈接器將 編譯的程序和選擇的庫(kù)連接在一起產(chǎn)生 ELF可執(zhí)行文件。 1）對(duì)于 MicroBlaze處理器的應(yīng)用， XPS運(yùn)行 mbgcc編 譯器； 2）對(duì)于 PowerPC處理器的應(yīng)用， XPS運(yùn)行 powerpceabi gcc編譯器。 Libgen讀取選擇的 EDK庫(kù)和不同的處理器核軟件描述 文件（ Microprocessor Driver Defination, MDD）和驅(qū)動(dòng)代 碼。 SDK工程進(jìn)一步定義了運(yùn)行在每個(gè)處理 器上的軟件，這些軟件基于 BSP運(yùn)行。 設(shè)計(jì)流程及 EDK工具 庫(kù)產(chǎn)生器（ Libgen） Libgen為嵌入式處理器系統(tǒng)配置庫(kù)，設(shè)備驅(qū)動(dòng)，文件系 統(tǒng)和中斷句柄，以及創(chuàng)建板級(jí)支持包 BSP。協(xié)處 理器是一個(gè)硬件模塊用來(lái)實(shí)現(xiàn)用戶在 FPGA內(nèi)定義的功能 和通過 FSL接口與處理器連接。 設(shè)計(jì)流程及 EDK工具 配置協(xié)處理器向?qū)? 如果設(shè)計(jì)中包含 MicroBlaze和 PowerPC處理器時(shí)，可 以使用該向?qū)А? 設(shè)計(jì)流程及 EDK工具 建立和導(dǎo)入 IP向?qū)? 當(dāng)創(chuàng)建或輸入一個(gè)外設(shè)時(shí)，自動(dòng)生成 MPD （ Microprocessor Peripheral Defination）文件和 PAO （ Peripheral Analyze Order）文件。對(duì)于這種操作模式，必須遵守 EDK的命名規(guī) 則。通過參考模板中的例子和使用不同的輔助設(shè)計(jì)支持文 件，設(shè)計(jì)人員可以很快的進(jìn)行邏輯定制。 設(shè)計(jì)流程及 EDK工具 建立和導(dǎo)入