【正文】 TURE behav OF etester IS SIGNAL BZQ : STD_LOGIC_VECTOR(31 DOWNTO 0)。 數(shù)據(jù)讀出選同控制 DATA : OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。起始計(jì)數(shù)標(biāo)志信號(hào) EEND : OUT STD_LOGIC。 SPUL : IN STD_LOGIC。 清零和初始化信號(hào) CL : IN STD_LOGIC。 標(biāo)準(zhǔn)頻 率時(shí)鐘信號(hào) clock2， 50MHZ TCLK : IN STD_LOGIC。 USE 。 圖 42 K8051 基本實(shí)用電路 圖 43 匯編程序 圖 44 ROM 初始化文件路徑 圖 45 利用 InSystem Memory Content Editor 下載匯編程序 HEX 代碼 測(cè)頻模塊的設(shè)計(jì)及調(diào)試 本系統(tǒng)采用如圖 46 的整體系統(tǒng)進(jìn)行設(shè)計(jì)，具體代碼如下： 16 圖 46 RTL 圖 LIBRARY IEEE。 2．修改匯編程序 （圖 42），編譯，并用“ Tools” 菜單中的工具： InSystem Memory Content Editor（圖 44）下載編譯代碼： ，再觀察軟硬件的工作情況。 用 QuartusII 打開的工程，在工程管理窗，雙擊圖左側(cè) rom4KB，在右側(cè)出現(xiàn)該元件文件，其初始化文件路徑指示在 上（圖 43）。這里的 LPM_ROM 和 LPM_RAM 調(diào)用方法其它資料。圖 527 中設(shè)置的 LPM_RAM 容量是 256 字節(jié)。 HEX 程序代碼可以直接使用普通 8051 單片機(jī)程序編譯器生成（設(shè)已加載了 ）。圖 527 中設(shè)置的 ROM容量是 4K 字節(jié)，對(duì)于一般的應(yīng)用足夠了。 程序 ROM， LPM_ROM。 嵌入式鎖相環(huán) PLL50。圖中的 CPU_Core 即 K8051 單片機(jī)核，由 VQM 原碼表述： ，可以直接調(diào)用。通過 1602 顯示頻率值、周期值及 占空比。 通過對(duì) 8051 軟核進(jìn)行編寫程序?qū)y(cè)頻和測(cè)周模塊的數(shù)據(jù)進(jìn)行處理，并通過按鍵對(duì)測(cè)頻、測(cè)周及占空比的選擇。 整形模塊對(duì)輸入波形進(jìn)行整形?？捎上旅娴墓降茫? T1=T0/（ N1+N2） （ 6） 由該電路可以對(duì)相位差進(jìn)行測(cè)量，由下面公式得： 相位差 = ?360N2N1N1 ?? （ 7） 如果將該模塊和計(jì)數(shù)器連用，可以直接測(cè)頻、測(cè)周、測(cè)相。 測(cè)周原理 由于周期和頻率互為倒數(shù)，因此在測(cè)頻的原理中對(duì)換一下待測(cè)信號(hào)和時(shí)基信號(hào)的輸入通道就能完成周期的測(cè)量。運(yùn)算模塊就是完成公式（ 1）的運(yùn)算。 分頻器出來的信號(hào)作為等精度測(cè)頻原理的預(yù)置閘門信號(hào)。當(dāng)預(yù)置門信號(hào)為高電平（預(yù)置時(shí)間開始）時(shí)，被測(cè)信號(hào)的上升沿通過 D 觸發(fā)器的輸出端，同時(shí)啟動(dòng)兩個(gè)計(jì)數(shù)器計(jì)數(shù)；同樣，當(dāng)預(yù)置門信號(hào)為低電平（預(yù)置時(shí)間結(jié)束）時(shí)，被測(cè)信號(hào)的上升沿通過 D 觸發(fā)器的輸出端，同時(shí)關(guān)閉計(jì)數(shù)器的計(jì)數(shù)。等精13 度測(cè)頻的實(shí)現(xiàn)方法可簡(jiǎn)化為下圖所示的框圖 圖 33 等精度測(cè)頻原理 CNT1 和 CNT2 是兩個(gè)可控計(jì)數(shù)器，標(biāo)準(zhǔn)頻率（ fs）信號(hào)從 CNT1 的時(shí)鐘輸入端CLK 輸入；經(jīng)整形后的被測(cè)信號(hào)（ fx）從 CNT2 的時(shí)鐘輸入端 CLK 輸入。 標(biāo)準(zhǔn)頻率可由穩(wěn)定度好、精度高的高頻率晶體振蕩器產(chǎn)生，在保證測(cè)量精度不變的前提下，提高標(biāo)準(zhǔn)信號(hào)頻率 ，可使閘門時(shí)間縮短，即提高測(cè)試速度。fs) （ 5） 由上式可以看出， 測(cè)量頻率的相對(duì)誤差與被測(cè)信號(hào)頻率的大小無(wú)關(guān)，僅與閘門時(shí)間和標(biāo)準(zhǔn)信號(hào)頻率有關(guān) ，即實(shí)現(xiàn)了整個(gè)測(cè)試頻段的等精度測(cè)量。 在測(cè)量中，由于 fx 計(jì)數(shù)的起停時(shí)間都是由該信號(hào)的上升測(cè)觸發(fā)的，在閘門時(shí)間τ內(nèi)對(duì) fx的計(jì)數(shù) Nx無(wú)誤差（τ =NxTx）；對(duì) fs 的計(jì)數(shù) Ns 最多相差一個(gè)數(shù)的誤差，即 |Δ Ns|≤ 1,其測(cè)量 頻率為 fxe=[Nx/(Ns+Δ Ns)]/fs （ 3） 將式（ 1）和（ 3）代入式（ 2），并整理得： δ =|Δ Ns|/Ns≤ 1/Ns=1/(τ 可以看出，實(shí)際閘門時(shí)間τ與預(yù)置閘門時(shí)間τ 1 并不嚴(yán)格相等，但差值不超過被測(cè)信號(hào)的一個(gè)周期 設(shè)在一次實(shí)際閘門時(shí)間τ中計(jì)數(shù)器對(duì)被測(cè)信號(hào)的計(jì)數(shù)值為 Nx，對(duì)標(biāo)準(zhǔn)信號(hào)的計(jì)數(shù)值為Ns。首先給出閘門開啟信號(hào)（預(yù)置閘門上升沿），此時(shí)計(jì)數(shù)器并不開始計(jì)數(shù)，而是等到被測(cè)信號(hào)的上升沿到來時(shí)，計(jì)數(shù)器才真正開始計(jì)數(shù)。 它在測(cè)頻時(shí)，閘門時(shí)間不是固定的，而是被測(cè)信號(hào)的整數(shù)倍，即與被測(cè)信號(hào)保持同步，因此消除了對(duì)被測(cè)信號(hào)計(jì) 數(shù)所產(chǎn)生的士 1個(gè)數(shù)字誤差，使測(cè)量精度大為提高，測(cè)量原理框圖如圖 31，測(cè)量原理的波形如圖 32。為了保證測(cè)試精度，一般對(duì)于低頻信號(hào)采用測(cè)周期法；對(duì)于高頻信號(hào)采用測(cè)頻法，因此測(cè)試時(shí)很不方便，所以人門提出等精度測(cè)頻方法。 這兩種方法的計(jì)數(shù)值會(huì)產(chǎn)生177。測(cè)頻法就是在確定的閘門時(shí)間 Tw內(nèi)，記錄被測(cè)信號(hào)的變化周期數(shù)（或脈沖個(gè)數(shù)） Nx，則被測(cè)信號(hào)的頻率為：fx=Nx/Tw。注意，如果選擇了 Enable BusHold Circuitry 為 ON，則不能選上拉為 ON，前者是選擇輸出總線的最后輸出為鎖定。 其中 P1E 是三態(tài)門控制信號(hào)，當(dāng)執(zhí)行從 P1 口的輸入指令時(shí)， P1E[7..0]輸出全為高電平，外部數(shù)據(jù)可以通過雙向口 P1[7..0]進(jìn)入單片機(jī)的 P1 口的輸入口 P1I[7..0]，而8 當(dāng)執(zhí)行向 P1 口輸出的指令時(shí)，若 P1 口的輸出口 P1O[7..0]中的位為低電平，則控制信號(hào) P1E[7..0]中對(duì)應(yīng)的位也為低，故信號(hào)能順利輸出 P1 口；但當(dāng)輸出信號(hào) P1O[7..0]中的位為高電平時(shí)，則控制信號(hào) P1E[7..0]中對(duì)應(yīng)的位也為高電平，故這時(shí)除非 P1[7..0]對(duì)應(yīng)的 FPGA 的外部端口被上拉，否則將呈現(xiàn)純高阻態(tài)。 圖 526 所示的是單片機(jī)中的一個(gè)端口構(gòu)成的雙向口（ P1 口）電路連接方法。其主要端口的功能如表 510 所示。例如 P1 口，其輸入端 P1I和輸出端 P1O 是分開的，如果需要使用 P1 口的雙向口功能，必須外接一些電路才能實(shí)現(xiàn)。 以軟核方式存在能進(jìn)行硬件修改和編輯；能對(duì)其進(jìn)行仿真和嵌入式邏輯分析儀實(shí)現(xiàn)實(shí)時(shí)時(shí)序測(cè)試；能根據(jù)設(shè)計(jì)者的意愿將 CPU、 RAM、 ROM、硬件功能模塊和接口模塊等實(shí)現(xiàn)于同一片 FPGA 中（即 SOC）。從圖 523 可見，它包含了“數(shù)據(jù) RAM 端口”和“程序存儲(chǔ)器端口”，是連接外接 ROM、RAM的專用端口（此 ROM和 RAM都能用 LPM_ROM和 LPM_RAM在同一片 FPGA中實(shí)現(xiàn)）。 K8051 的指令系統(tǒng)與 8051/ 8031/2 等完全兼容，硬件部分也基本相同，例如可接 64KB 外部存儲(chǔ)器，可接 256 字節(jié)內(nèi)部數(shù)據(jù)RAM，含兩個(gè) 16 位定時(shí) /計(jì)數(shù)器，全雙工串口，含節(jié)省功耗工作模式，中斷響應(yīng)結(jié)構(gòu)等等。 K8051 單片機(jī)是以由 VQM原碼（ Verilog Quartus Mapping File）表達(dá)的，在 QuartusII環(huán)境下能與 VHDL、Verilog 等其他硬件描述語(yǔ)言混合編譯綜合，并在單片 FPGA 中實(shí)現(xiàn)全部硬件系統(tǒng)，并完成軟件調(diào)試。 8051 單片機(jī) IP軟核應(yīng)用系統(tǒng)構(gòu)建 8051 單片機(jī) IP軟核應(yīng)用系統(tǒng)構(gòu)建 MCS51 系列單片機(jī)的 CPU 也屬于 CISC CPU。設(shè)計(jì)軟件供 應(yīng)商 Magma 推出的綜合工具 Blast FPGA 能幫助建立優(yōu)化的布局，加快時(shí)序的收斂。 幸運(yùn)地是， FPGA 廠商、 EDA 工具供應(yīng)商正在通力合作解決 65nm FPGA獨(dú)特的設(shè)計(jì)挑戰(zhàn)。超大容量和密度使復(fù)雜的布線變得更加不可預(yù)測(cè)，由此帶來更嚴(yán)重的時(shí)序收斂問題。如今，隨著 FPGA 向更高密度、更大容量、更低功耗和集成更多 IP 的方向發(fā)展，系統(tǒng)設(shè)計(jì)工程師在從這些優(yōu)異性能獲益的同時(shí)，不得不面對(duì)由于 FPGA 前所未有的性能和能力水平而帶來的新的設(shè)計(jì)挑戰(zhàn)。 FPGA 配置模式 FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方式；主從模式可以支持一片 PROM 編程多片 FPGA；串行模式可以采用串行 PROM 編程 FPGA 外設(shè)模式可以將 FPGA 作為微處理器的外設(shè)，由微處理器對(duì)其編程。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 FPGA 的編程無(wú)須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。 加電時(shí)， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完 成后， FPGA 進(jìn)入工作狀態(tài)。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的 RAM 進(jìn)行編程。 5) FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O 引腳。 FPGA 的基本特點(diǎn)主要有： 1）采用 FPGA 設(shè)計(jì) ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。一些 FPGA 可以讓設(shè)備的一部分重新編輯而其他部分繼續(xù)正常運(yùn)行。一個(gè)因此有關(guān)的重要區(qū)別是很多新的 FPGA 支持完全的或者部分的系統(tǒng)內(nèi)重新配置。而 FPGA 卻是有很多的連接單元，這樣雖然讓它可以更加靈活的編輯，但是結(jié)構(gòu)卻復(fù)雜的多。這個(gè)結(jié)構(gòu)由一個(gè)或者多 個(gè)可編輯的結(jié)果之和的邏輯組列和一些相對(duì)少量的鎖定的寄存器。 CPLD 和 FPGA 的主要區(qū)別是他們的系統(tǒng)結(jié)構(gòu)。 CPLD 和 FPGA 包括了一些相對(duì)大數(shù)量的可以編輯邏輯單元。另外一種方法是用 CPLD（復(fù)雜可編程邏輯器件備）。廠商也可能會(huì)提 供便宜的但是編輯能力差的 FPGA。 FPGA 一般來說比 ASIC（專用集成芯片）的速度要慢，無(wú)法完成復(fù)雜的設(shè)計(jì)，而且消耗更多的電能。 系統(tǒng)設(shè)計(jì)師可以根據(jù)需要通過可編輯的連接把 FPGA 內(nèi)部的邏輯塊連接起來，就好像一個(gè)電路試驗(yàn)板被放在了一個(gè)芯片里。這些可編輯元件可以被用來實(shí)現(xiàn)一些基本的邏輯門電路（比如 AND、 OR、 XOR、 NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。它是作為 專用集成電路 （ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。并且去掉了傳統(tǒng)的 AT89C51微控制器，大大簡(jiǎn)化了外圍電路。本設(shè)計(jì)使用著名的 ALTERA公司的軟件平臺(tái) Qutus II并 采用 VHDL語(yǔ)言來設(shè)計(jì)實(shí)現(xiàn)。由于可編程邏輯器件能很好地克服了以上缺點(diǎn)，大大提高系統(tǒng)時(shí)鐘，因此本設(shè)計(jì)將介紹由現(xiàn)場(chǎng)可編程邏輯器件 (FPGA) 來實(shí)現(xiàn)全同步數(shù)字頻率計(jì)，本設(shè)計(jì)除了相位檢測(cè)電路不在可編程電路之中，其余的電路都集成在可編程邏輯器件中。然 而一 種 新的方法的實(shí)際應(yīng)用比提出來更難，要考慮各種可能的問題，首先就是由于采用的新的設(shè)計(jì)方法使得電路的復(fù)雜程度成倍增加，因此如果還采用傳統(tǒng)數(shù)字電路來實(shí)現(xiàn)則將使 PCB板面積變得異常龐大與復(fù)雜。這個(gè)問題成為限制測(cè)量精度提高的一個(gè)重要原因。但是， M法， T法和 M/T 法都存在士 1計(jì)數(shù)誤差問題。其測(cè)量精度取決于被測(cè)信號(hào)的周期和計(jì)時(shí)精度，測(cè)信號(hào)頻率較高時(shí)，對(duì)計(jì)時(shí)精度的要求就很高。當(dāng)被測(cè)信號(hào)頻率較低時(shí)將產(chǎn)生較大誤差，除非閘門時(shí)間取得很大。 常用 數(shù) 字 頻率測(cè)量方法有 H法， T法和 M/T 法。目前廣泛使用的計(jì)數(shù)測(cè)頻法則適合于數(shù)字電路實(shí)現(xiàn)。 拍頻法和示波器法主要用于低頻段的測(cè)量，差頻法則用于高頻段的頻率測(cè)量，它的顯著優(yōu)點(diǎn)是測(cè)試靈敏度高。 二 、是 利 用標(biāo)準(zhǔn)頻率與被測(cè)頻率進(jìn)行比較來測(cè)量頻率，采用比較法測(cè)量頻率，其準(zhǔn)確度取決于標(biāo)準(zhǔn)頻率的準(zhǔn) 確度。根據(jù)測(cè)頻工作原理可將頻率測(cè)量方法分成以下幾類 : 一、 是 利 用電路的某種頻率響應(yīng)特性來測(cè)量頻率，諧振測(cè)頻法和電橋測(cè)頻法是 這類測(cè)量方法的典型代表 :前者常用于低頻段的測(cè)量，后者主要用于高頻或微波頻 段的測(cè)量。為了得到性能更好的電子系統(tǒng)，科研人員在不斷地研究著頻率， CPU就是用頻率的高低來評(píng)價(jià)其性能好壞，速度的高低 ，可見頻率在電子系統(tǒng)中是多么重要 .如何才能知道頻率的數(shù)值呢 ?當(dāng)然是用頻率計(jì)來測(cè)量。 本文2 正是介紹了基于 FPGA和 8051軟核 單片機(jī)，利用 EDA技術(shù)開發(fā)的等精度頻率計(jì)。大量的工作在改進(jìn)、創(chuàng)造新的測(cè)頻原理、方法和儀器，以便以更高的精度、速度，自動(dòng)進(jìn)行測(cè)量 和數(shù)據(jù)處理，并向多功能、小型化、高性價(jià)比方向發(fā)展。主要是消除了士 1個(gè)字的對(duì)時(shí)標(biāo)信號(hào)的計(jì)數(shù)誤差，而且在 FPGA/CPLD芯片上實(shí)現(xiàn)，具有很大的優(yōu)勢(shì) . 總之 ， 頻 率 (時(shí)間 )測(cè)量技術(shù)發(fā)展非?？?.在頻標(biāo)方面，一方面是追求新的更高穩(wěn)定度和準(zhǔn)確度的新型頻標(biāo)，據(jù)報(bào)道，實(shí)驗(yàn)室中做出頻率準(zhǔn)確度優(yōu)于 1丁 3的頻標(biāo)。但是仍然存在著時(shí)標(biāo)不穩(wěn)而引入的誤差和一定的觸發(fā)誤差。頻差倍增一多周期法是一種頻差倍增法和差拍法相結(jié)合的測(cè)量方法。頻率誤差倍增法可以減小計(jì)數(shù)器的士 1個(gè)字的誤差，提高測(cè)量精度。多周期同步法精度較高的一種。直接測(cè)頻的方法較簡(jiǎn)單，但精度不高。而頻率測(cè)量所能達(dá)到的精度，主要取決于作為標(biāo)準(zhǔn)頻率源的精度以及所使用的測(cè)量設(shè)備和測(cè)量方法。此設(shè)計(jì)具有重要的研究?jī)r(jià)值。而可編程邏輯器件克服了上述缺點(diǎn)，它把通用集成電路通過編