【正文】 CPU的生產(chǎn)工藝概述及展望，這些激動人心的技術(shù)是芯片產(chǎn)業(yè)在摩爾定律的引導(dǎo)下不斷創(chuàng)造、發(fā)明的；同時(shí)它們也支撐著摩爾定律奇跡般地跨越了一個(gè)又一個(gè)障礙，形成相輔相成的關(guān)系。為了承載未來的CPU，新的封裝技術(shù)也蓄勢待發(fā)。初步估計(jì)，BBUL將比目前的封裝方式降低25%的能耗，進(jìn)而可減少高頻產(chǎn)生的熱量。盡管在未來4～5年內(nèi)BBUL技術(shù)才有可能真正實(shí)用化，但其為處理器設(shè)計(jì)和制造所帶來的影響將極其深遠(yuǎn)。BBUL增強(qiáng)了在單一封裝中設(shè)計(jì)多個(gè)硅元件的能力。BBUL封裝的結(jié)構(gòu)中，CPU內(nèi)核看起來就被深埋在內(nèi)部，這樣就避免了繁雜的焊接過程以及影響硅核性能的熔化步驟，讓CPU核心可以更直接、更貼合地與基板連接。Intel聲稱，利用這項(xiàng)新技術(shù)，基本上可以把一個(gè)封裝包看作是圍繞著硅核“生長”起來的，避免了損害芯片效率的焊接過程以及影響硅核性能的溶化步驟。BBUL如上圖。據(jù)稱，這項(xiàng)封裝技術(shù)可以讓CPU在未來6年的發(fā)展道路上高枕無憂，因?yàn)樗苁笴PU內(nèi)集成的晶體管數(shù)量達(dá)到10億個(gè)，并且在高達(dá)20GHz的主頻下運(yùn)行。BBUL（Bumpless BuildUp Layer，無凸塊增層，）封裝技術(shù)早在2001年10月份就對外披露，當(dāng)時(shí)Intel宣稱這項(xiàng)技術(shù)為“未來微處理器設(shè)計(jì)”，準(zhǔn)備在5到6年之內(nèi)投入使用。，勢在必行圖 BBUL結(jié)構(gòu)示意圖有了如此先進(jìn)的制造技術(shù)，自然需要堅(jiān)實(shí)的基礎(chǔ)?？偟恼f來，AMD在手上有足夠的籌碼來回應(yīng)Intel的1000GHz晶體管和三維晶體管。該晶體管的寬度大約為門極寬度的1/3，這在光刻技術(shù)可以引起一些問題，同時(shí)也是少數(shù)的“小”而不“好”的情況之一。AMD也在考慮多門晶體管，特別是雙門的，這也和Intel喜愛的三門晶體管不同，沒有上方的控制電極。EUV與傳統(tǒng)的紫外線蝕刻技術(shù)是一樣的，都是將激光通過掩膜，把掩膜上的電路圖轉(zhuǎn)移動晶圓之上，不過EUV設(shè)備使用的是134埃波長的激光，采用部分波長極短的電磁頻譜，因此能實(shí)現(xiàn)更小的蝕刻尺寸。這些設(shè)備可以一直用到65納米晶體管芯片的生產(chǎn)。目前Intel仍在使用舊的248納米設(shè)備來制造90納米的芯片，當(dāng)然有些關(guān)鍵部位是由193納米設(shè)備完成的(大約占20％)。不過這項(xiàng)技術(shù)目前還停留在實(shí)驗(yàn)室階段，還沒有在Prescott上應(yīng)用，有望在2010年前開始實(shí)際應(yīng)用。或者相同的電壓可以驅(qū)動3倍于以前的電流，總體效率將提高20%，這便是三門晶體管的魅力所在。所以通過晶體管的總共電流等于每個(gè)交叉點(diǎn)的電流的和。普通晶體管只在頂端有一個(gè)門電極，也就需要更多的時(shí)間在通道上切換充電狀態(tài)以改變晶體管的開光狀態(tài)，同時(shí)也需要更高的電壓。這樣就構(gòu)成了一種有趣的結(jié)構(gòu)：門電子束的截面是一個(gè)矩形，頂端和兩側(cè)都是門電極，這樣一來，三門晶體管就像是反轉(zhuǎn)的傳統(tǒng)晶體管樹立在了晶圓上。三門晶體管就是在單個(gè)晶體管內(nèi)集成三個(gè)通道。因?yàn)榧闪吮姸嗟木w管，同時(shí)還有著多重的門和通道，因此在微電子學(xué)領(lǐng)域，CPU被定義為一種三維架構(gòu)。就這樣，晶體管架構(gòu)呈現(xiàn)出一種二維的狀態(tài)。上面技術(shù)的兩項(xiàng)技術(shù)，（High k）高k門電介質(zhì)和（DST）耗盡型襯底晶體管就是為了適應(yīng)Intel的Terahertz晶體管而開發(fā)的，Intel宣稱其可以做出32納米的晶體管(15nm的通道長度)。不過這只相當(dāng)于在一個(gè)通常的SOI晶體管上使用了完全耗盡通道，主要的問題仍然是外接晶體管陡然增加的阻抗上。在一定的控制下驅(qū)動電流可以立即在門(晶體管門)通過，并不會電離在絕緣層下通道的任何部分。Intel認(rèn)為使用完全耗盡的通道沒有任何好處，這個(gè)通道會變得非常的小，大約10納米左右，這是很難制造的，同時(shí)也因?yàn)榘l(fā)射端和接受端的距離減小急劇提高了外接晶體管的阻抗。第二個(gè)關(guān)鍵是稱為耗盡型襯底晶體管(depleted substrate transistor，DST)的技術(shù)，實(shí)際上就是SOI技術(shù)的變形。它采用高介電常數(shù)的材料，以達(dá)到更高的單個(gè)晶體管容量。這項(xiàng)技術(shù)也通常被簡寫為“High K”技術(shù)，我們有必要做簡單了解。二氧化硅作為門和通道之間的絕緣層已經(jīng)不適合，而需要用到Intel稱為高K門電介質(zhì)(High K gate Dielectric)的材料，Intel宣布已經(jīng)完成了對HighK金屬門電路晶體管技術(shù)的研發(fā)。目前Intel已經(jīng)做出了15納米晶體管的樣品，很顯然這種晶體管將帶來巨大的功耗、發(fā)熱量和電流泄漏，如果沒有什么技術(shù)改進(jìn)就毫無實(shí)用價(jià)值。（4）Terahertz晶體管與High K amp。通道一般是用硅制成的，不過在使用應(yīng)變硅之后，就需要將原子拉長，那么電子在通過稀疏的原子格時(shí)遇到的阻抗就大大下降。這個(gè)氧化物薄層非常的薄，完全符合上面提到的厚度為通道長度的1/45。實(shí)際上其他的東西都是由通道長度決定的，不論是晶體管的速度還是大小。（3）應(yīng)變硅技術(shù)圖 晶體管的結(jié)構(gòu)也將有所改變。Low K材料的開發(fā)速度可以說是空前迅猛的，前景光明，不過還是需要注意一些老問題，比如工藝不成熟、銅互連技術(shù)缺陷還有良品率問題等。CPU方面，Prescott是Intel第一款使用7層帶有Low K絕緣層的CPU，同時(shí)使用了CarbonDoped Oxide（CDO）(最新的低介電常數(shù)CDO絕緣體)絕緣體材料，減少了線到線之間的電容，允許提高芯片中的信號速度和減少功耗。這種Low K材料可以很好地降低線路間的串?dāng)_，從而降低處理器的功耗，提高處理器的高頻穩(wěn)定性。IBM聲稱，Low K材料幫助解決了芯片中的信號干擾問題。這里的“K”就是介電常數(shù)，Low K就是低介電常數(shù)材料。在集成電路工藝中，有著極好熱穩(wěn)定性、抗?jié)裥缘亩趸枰恢笔墙饘倩ヂ?lián)線路間使用的主要絕緣材料。同時(shí)，SOI技術(shù)也意味著晶體管的成本提高了10%。此外，在晶體管本身可以處理各種錯(cuò)誤時(shí)(比如空間例子進(jìn)入通道進(jìn)行電離)，通道的特性也變得容易預(yù)計(jì)了。這樣做具有很多優(yōu)點(diǎn)：首先，這樣在晶體管通道中就不會再有不受控制的電子運(yùn)動，也就不會對晶體管電子特性有什么影響；其次，在將閾值電壓加載到門電路上后，驅(qū)動電流出現(xiàn)前通道電離的時(shí)間間隔也減小了，也就是說，晶體管“開”和“關(guān)”狀態(tài)的切換性能提高了，這可是晶體管性能的第二大關(guān)鍵性能參數(shù)；同時(shí)在速度不變的情況下，我們可以也可以降低閾值電壓，或是同時(shí)提高性能和降低電壓。（1）SOI技術(shù)在所有的解決方案中，SOI(Silicon on Insulator，絕緣層上覆硅)看上去最有前景。為了保證晶體管的性能，廠商們不得不提高驅(qū)動電流來得到想要的結(jié)果。到目前為止，處理器廠商還沒有對亞閾泄漏做什么工作，不過這一情況很快就要改變了。不過這個(gè)方式也有它的限度，如果低于這個(gè)厚度，門泄漏將急劇增大。在過去的10年中，這個(gè)薄層的厚度已經(jīng)逐漸達(dá)到整個(gè)通道長度的1/45。很顯然，這個(gè)層越是厚，其阻止泄漏的效果就越好?，F(xiàn)在讓我們回顧一下場效應(yīng)晶體管中（）的一個(gè)部分——在門和通道之間的絕緣二氧化硅薄層。這兩者都需要提高門電壓以及驅(qū)動電流來進(jìn)行補(bǔ)償。目前存在著兩種泄漏電流：首先是門泄漏，這是電子的一種自發(fā)運(yùn)動，由負(fù)極的硅底板通過管道流向正極的門；其次是通過晶體管通道的硅底板進(jìn)行的電子自發(fā)從負(fù)極流向正極的運(yùn)動。在90納米制程上，Intel推出了新的絕緣含碳的二氧化硅來取代氟化硅酸鹽玻璃，并同時(shí)表示這可以增加18%的內(nèi)部互連效率。我們知道當(dāng)晶體管的尺寸不斷減小而處理器上集成的晶體管又越來越多的時(shí)候，連接這些晶體管的金屬線路就更加重要了。這種設(shè)計(jì)沒有什么好說的了，Intel在這方面已經(jīng)落后了，其他廠商已經(jīng)使用7層技術(shù)了；而當(dāng)Intel準(zhǔn)備好使用7層時(shí)，IBM已經(jīng)開始了8層技術(shù)；當(dāng)Intel在Prescott中引人7層帶有Low 的銅連接時(shí)，AMD已經(jīng)用上9層技術(shù)了。（3）金屬互連層 我們知道不同CPU的內(nèi)部互連層數(shù)（）是不同的。目前在CPU制造中主要是采用2489埃和1930埃（1埃=）波長的氪/氟紫外線，1930埃的波長用在芯片的關(guān)鍵點(diǎn)上，而目前Intel是最新的90納米制程則采用了波長更短的1930埃的氬/氟紫外線。所以我們看到每一款新CPU核心，其電壓較前一代產(chǎn)品都有相應(yīng)降低，又由于很多因素的抵消，這種下降趨勢并不明顯。此外，每一款CPU在研發(fā)完畢時(shí)其內(nèi)核架構(gòu)就已經(jīng)固定了，后期并不能對核心邏輯再作過大的修改。比如8086的蝕刻尺寸為3μm，而Pentium （90納米）。在制造工藝相同時(shí)，晶體管越多處理器內(nèi)核尺寸就越大，一塊硅晶圓所能生產(chǎn)的芯片的數(shù)量就越少，每顆CPU的成本就要隨之提高。300mm晶圓被主要使用在90納米以及65納米的芯片制造上?？偟膩碚f，一套特定的硅晶圓生產(chǎn)設(shè)備所能生產(chǎn)的硅晶圓尺寸是固定的，如果對原設(shè)備進(jìn)行改造來生產(chǎn)新尺寸的硅晶圓的話，花費(fèi)的資金是相當(dāng)驚人的，這些費(fèi)用幾乎可以建造一個(gè)新的生產(chǎn)工廠。然而，硅晶圓具有的一個(gè)特性卻限制了生產(chǎn)商隨意增加硅晶圓的尺寸，那就是在晶圓生產(chǎn)過程中，離晶圓中心越遠(yuǎn)就越容易出現(xiàn)壞點(diǎn)。硅晶圓尺寸越大越好，因?yàn)檫@樣每塊晶圓能生產(chǎn)更多的芯片。由于漏電等其他原因引起的功耗、發(fā)熱等因素，要想繼續(xù)提高這兩項(xiàng)工藝變得越來越艱難！生產(chǎn)工藝這4個(gè)字到底包含些什么內(nèi)容，這其中有多少高精尖技術(shù)的匯聚，CPU生產(chǎn)廠商是如何應(yīng)對的呢？下文將根據(jù)上面CPU制造的7個(gè)步驟展開敘述，讓我們一起了解當(dāng)今不斷進(jìn)步的CPU生產(chǎn)工藝。根據(jù)前面確定的最高運(yùn)行頻率和緩存的不同，它們被放進(jìn)不同的包裝，銷往世界各地。最后，個(gè)別CPU可能存在某些功能上的缺陷，如果問題出在緩存上，制造商仍然可以屏蔽掉它的部分緩存，這意味著這塊CPU依然能夠出售，只是它可能是Celeron等低端產(chǎn)品。每塊CPU將被進(jìn)行完全測試，以檢驗(yàn)其全部功能。接下來，晶圓上的每個(gè)CPU核心都將被分開測試。（5）多次測試測試是一個(gè)CPU制造的重要環(huán)節(jié)，也是一塊CPU出廠前必要的考驗(yàn)。（4）封裝這時(shí)的CPU是一塊塊晶圓，它還不能直接被用戶使用，必須將它封入一個(gè)陶瓷的或塑料的封殼中，這樣它就可以很容易地裝在一塊電路板上了。Intel的Pentium 4處理器有7層，而AMD的Athlon 64則達(dá)到了9層。重復(fù)多遍，形成一個(gè)3D的結(jié)構(gòu)（ ），這才是最終的CPU的核心。然后，