【正文】 展，移動計(jì)算逐漸成為一種非常重要的計(jì)算模式，這一新的計(jì)算模式迫切要求微處理器具有響應(yīng)實(shí)時(shí)性、處理流式數(shù)據(jù)類型的能力、支持?jǐn)?shù)據(jù)級和線程級并行性、更高的存儲和I/O帶寬、低功耗、低的設(shè)計(jì)復(fù)雜性和設(shè)計(jì)的可伸縮性；要求縮短芯片進(jìn)入和退出市場的周期。我們期待微處理器的發(fā)展能繼續(xù)推動社會的進(jìn)步，能繼續(xù)改善人類的生活，同時(shí)也祝愿中國的微處理器技術(shù)能邁向世界舞臺。進(jìn)入二十一世紀(jì)，當(dāng)工藝技術(shù)進(jìn)步到已經(jīng)能夠把應(yīng)用所需要的足夠多的晶體管放到一個(gè)芯片上的時(shí)候，微處理器的發(fā)展就主要是由應(yīng)用來決定了。將PASS UNIT 10盤為一堆放入ERGO CAR中，上鎖。C；從指定的WIP區(qū)域找到批次和相應(yīng)的批次號碼，并將批次轉(zhuǎn)移到傳送機(jī)旁邊待測試批次區(qū)域D：清點(diǎn)料盤里元件的數(shù)量并檢查是否有元件重疊。 。其封裝外形尺寸只比裸芯片大一點(diǎn)點(diǎn)。目前Intel公司Socket 775接口的CPU采用了此封裝?！?”封裝類似于“.”或者“”封裝，也是采用單邊插入到Slot插槽中，以金手指與插槽接觸，但是它沒有全包裝外殼，底板電路從處理器底部是可見的。 封裝FCPGA2封裝OPGA封裝拉近了外部電容和處理器內(nèi)核的距離，可以更好地改善內(nèi)核供電和過濾電流雜波。而且該技術(shù)采用了可控塌陷芯片法焊接，從而可以改善它的電熱性能。安裝時(shí)，將芯片插入專門的PGA插座。　　該技術(shù)的英文全稱為Plastic Flat Package，中文含義為塑料扁平組件式封裝。，故體積也較大。而CPU制造工藝的最后一步也是最關(guān)鍵一步就是CPU的封裝技術(shù)，采用不同封裝技術(shù)的CPU，在性能上存在較大差距。由于封裝技術(shù)的好壞還直接影響到芯片自身性能的發(fā)揮和與之連接的PCB(印制電路板)的設(shè)計(jì)和制造，因此它是至關(guān)重要的。為了承載未來的CPU，新的封裝技術(shù)也蓄勢待發(fā)。BBUL封裝的結(jié)構(gòu)中，CPU內(nèi)核看起來就被深埋在內(nèi)部，這樣就避免了繁雜的焊接過程以及影響硅核性能的熔化步驟，讓CPU核心可以更直接、更貼合地與基板連接。BBUL（Bumpless BuildUp Layer，無凸塊增層，）封裝技術(shù)早在2001年10月份就對外披露，當(dāng)時(shí)Intel宣稱這項(xiàng)技術(shù)為“未來微處理器設(shè)計(jì)”，準(zhǔn)備在5到6年之內(nèi)投入使用。AMD也在考慮多門晶體管，特別是雙門的，這也和Intel喜愛的三門晶體管不同，沒有上方的控制電極。不過這項(xiàng)技術(shù)目前還停留在實(shí)驗(yàn)室階段，還沒有在Prescott上應(yīng)用，有望在2010年前開始實(shí)際應(yīng)用。這樣就構(gòu)成了一種有趣的結(jié)構(gòu)：門電子束的截面是一個(gè)矩形，頂端和兩側(cè)都是門電極，這樣一來，三門晶體管就像是反轉(zhuǎn)的傳統(tǒng)晶體管樹立在了晶圓上。上面技術(shù)的兩項(xiàng)技術(shù)，（High k）高k門電介質(zhì)和（DST）耗盡型襯底晶體管就是為了適應(yīng)Intel的Terahertz晶體管而開發(fā)的，Intel宣稱其可以做出32納米的晶體管(15nm的通道長度)。第二個(gè)關(guān)鍵是稱為耗盡型襯底晶體管(depleted substrate transistor，DST)的技術(shù)，實(shí)際上就是SOI技術(shù)的變形。目前Intel已經(jīng)做出了15納米晶體管的樣品，很顯然這種晶體管將帶來巨大的功耗、發(fā)熱量和電流泄漏，如果沒有什么技術(shù)改進(jìn)就毫無實(shí)用價(jià)值。實(shí)際上其他的東西都是由通道長度決定的，不論是晶體管的速度還是大小。這種Low K材料可以很好地降低線路間的串?dāng)_，從而降低處理器的功耗，提高處理器的高頻穩(wěn)定性。同時(shí)，SOI技術(shù)也意味著晶體管的成本提高了10%。為了保證晶體管的性能，廠商們不得不提高驅(qū)動電流來得到想要的結(jié)果。很顯然，這個(gè)層越是厚，其阻止泄漏的效果就越好。在90納米制程上，Intel推出了新的絕緣含碳的二氧化硅來取代氟化硅酸鹽玻璃，并同時(shí)表示這可以增加18%的內(nèi)部互連效率。目前在CPU制造中主要是采用2489埃和1930埃（1埃=）波長的氪/氟紫外線，1930埃的波長用在芯片的關(guān)鍵點(diǎn)上，而目前Intel是最新的90納米制程則采用了波長更短的1930埃的氬/氟紫外線。在制造工藝相同時(shí)，晶體管越多處理器內(nèi)核尺寸就越大，一塊硅晶圓所能生產(chǎn)的芯片的數(shù)量就越少，每顆CPU的成本就要隨之提高。硅晶圓尺寸越大越好，因?yàn)檫@樣每塊晶圓能生產(chǎn)更多的芯片。每塊CPU將被進(jìn)行完全測試，以檢驗(yàn)其全部功能。Intel的Pentium 4處理器有7層，而AMD的Athlon 64則達(dá)到了9層。蝕刻技術(shù)把對光的應(yīng)用推向了極限。圖2. 2單晶棒和晶圓片硅錠造出來了，并被整型成一個(gè)完美的圓柱體，接下來將被切割成片狀，稱為晶圓（）。CPU的發(fā)展史也可以看作是制作工藝的發(fā)展史。2000年以來，海外大量學(xué)有所成的留學(xué)生和具備豐富經(jīng)驗(yàn)的專業(yè)人員回國工作和創(chuàng)業(yè)。照相機(jī)用集成電路、遙控集成電路、語言集成電路、報(bào)警器用集成電四．按應(yīng)用領(lǐng)域分集成電路按應(yīng)用領(lǐng)域可分為標(biāo)準(zhǔn)通用集成電路和專用集成電路。2437第二章 微處理器制造工藝技術(shù)20第三章 微處理器封裝測試技術(shù)31313234第五章 結(jié)論41謝詞二、按構(gòu)成集成電路基礎(chǔ)的晶體管分類分為雙極型集成電路和MOS型集成電路兩大類。 我國半導(dǎo)體產(chǎn)業(yè)現(xiàn)狀中國的集成電路產(chǎn)業(yè)起步于1965年，先后經(jīng)歷了自主創(chuàng)業(yè)(1965年1980年)、引進(jìn)提高(1981年1989年)和重點(diǎn)建設(shè)(1990年1999年)三個(gè)發(fā)展階段?！　≡诔浞挚隙ㄎ覈呻娐樊a(chǎn)業(yè)所取得的可喜變化的同時(shí)，我們也應(yīng)清醒地看到，產(chǎn)業(yè)目前的高速發(fā)展仍無法滿足市場需求的增長，國內(nèi)市場所需產(chǎn)品的80%以上依然依賴進(jìn)口。讓我們分幾個(gè)步驟學(xué)習(xí)CPU的生產(chǎn)過程。一般來說，晶圓切得越薄，相同量的硅材料能夠制造的CPU成品就越多。接下來停止光照并移除遮罩，使用特定的化學(xué)溶液清洗掉被曝光的光敏抗蝕膜，以及在下面緊貼著抗蝕膜的一層硅。封裝結(jié)構(gòu)各有不同，但越高級的CPU封裝也越復(fù)雜，新的封裝往往能帶來芯片電氣性能和穩(wěn)定性的提升，并能間接地為主頻的提升提供堅(jiān)實(shí)可靠的基礎(chǔ)。當(dāng)CPU被放進(jìn)包裝盒之前，一般還要進(jìn)行最后一次測試，以確保之前的工作準(zhǔn)確無誤。因此從硅晶圓中心向外擴(kuò)展，壞點(diǎn)數(shù)呈上升趨勢，這樣我們就無法隨心所欲地增大晶圓尺寸。（65納米）的蝕刻尺寸。這和廠商的設(shè)計(jì)是有關(guān)的，但它也可以間接說明CPU制造工藝的水平。這個(gè)被稱作亞閾泄漏或是關(guān)狀態(tài)泄漏(也就是說當(dāng)晶體管處于“關(guān)”的狀態(tài)下，也會進(jìn)行一些工作)。目前，處理器廠商們正在做的是使這個(gè)層越來越薄，而不顧隨之增加的門泄漏。關(guān)鍵很其實(shí)現(xiàn)很簡單：晶體管通過一個(gè)更厚的絕緣層從硅晶元中分離出來。隨著互聯(lián)中導(dǎo)線的電阻（R）和電容（C）所產(chǎn)生的寄生效應(yīng)越來越明顯，低介電常數(shù)材料替代傳統(tǒng)絕緣材料二氧化硅也就成為集成電路工藝發(fā)展的又一必然選擇。Low K目前最大缺點(diǎn)是實(shí)際應(yīng)用效果不明顯，需要新的材料的介入，比如從有機(jī)材料領(lǐng)域?qū)で蟀l(fā)展。應(yīng)變硅的使用目的和二氧化硅層相反，它是作為電子的屏蔽出現(xiàn)的，在其下的通道則是電子由發(fā)射端到接受端的路徑，電流越高，電子運(yùn)動就越容易，速度也越快。這種材料對電子泄漏的阻隔效果是二氧化硅的10000倍。因此DST技術(shù)就被推出了，相比SOI技術(shù)其做了一些改動來消除它的主要缺點(diǎn)，通道非常的短，同時(shí)也做了完全貧化處理。圖 Intel在90年代末提出了新一代晶體管架構(gòu)——三門晶體管（）。而通過三門晶體管技術(shù)，理論上只需要有幾束相同的電波，我們就夠通過使用極限的電壓打開晶體管，幾乎同時(shí)門會被出現(xiàn)在所有電波上的電流所阻斷。在完成了向193納米設(shè)備的過渡之后，Intel就可以輕松一下了。不過不管怎樣，F(xiàn)INFET和其他的三維晶體管一樣，相對于傳統(tǒng)的晶體管都有很多的優(yōu)勢，特別是它縮小了通道長度。傳統(tǒng)的FCPGA工藝是：CPU核心與基板彼此分開制造，封裝時(shí)將CPU核心放在基板中央的預(yù)定位置上，并通過微細(xì)錫球（tiny solder balls）將它們焊接在一起，CPU核心自然就位于封裝的最上方。與目前FCPGA的一體化封裝方式不同，BBUL技術(shù)可以將兩個(gè)CPU核分別封裝，這樣可以避免在生產(chǎn)時(shí)即使只有一個(gè)核出現(xiàn)問題就要扔掉整個(gè)處理器的窘境，對于更多核心的處理器來講，節(jié)約的成本將是可觀的。但由于CPU架構(gòu)障礙，處理器成倍增加的晶體管數(shù)量并不能轉(zhuǎn)化為成倍增長的性能。 CPU封裝技術(shù)　　所謂“CPU封裝技術(shù)”是一種將集成電路用絕緣的塑料或陶瓷材料打包的技術(shù)。DIP封裝的CPU芯片有兩排引腳，需要插入到具有DIP結(jié)構(gòu)的芯片插座上。將芯片各腳對準(zhǔn)相應(yīng)的焊盤，即可實(shí)現(xiàn)與主板的焊接。BGA封裝主要在Thunderbird（雷鳥）核心和“Palomino”核心的Athlon處理器上采用。通過將片模暴露出來，使熱量解決方案可直接用到片模上，這樣就能實(shí)現(xiàn)更有效的芯片冷卻?！　CPGA2 封裝與 FCPGA 封裝類型很相似，除了這些處理器還具有集成式散熱器 (IHS)。OLGA 代表了基板柵格陣列。為了提高熱傳導(dǎo)性，PPGA 在處理器的頂部使用了鍍鎳銅質(zhì)散熱器。它不使用針腳，而是使用“金手指”觸點(diǎn)，處理器使用這些觸點(diǎn)來傳遞信號。 PLGA封裝因此產(chǎn)生多芯片組件MCM（Multi Chip Model)。 （1）.Advantest 2000測試機(jī):主要負(fù)責(zé)加載預(yù)先編制好的測試程序?qū)PU進(jìn)行電氣性能測試分離出失效元件并將失效數(shù)據(jù)發(fā)送給失效分析室工作人員作跟蹤分析，而測試通過的產(chǎn)品將被分級，分級數(shù)據(jù)會被送入Work stream系統(tǒng)以備后道分Bin和鎖頻使用。回到SLDS界面輸入你的期望站點(diǎn)在測試機(jī)上批次處輸入“X”并回車；輸入傳送機(jī)的實(shí)體號碼并回車；輸入TST號碼回車；點(diǎn)擊SFK1退出窗口并返回到SLDS界面；在FIN或LOGN。輸入輸送站選中即將移出的批次并輸入“X“在MOVE LOT界面上輸入移出PASS數(shù)量，在LOSS CODE中填寫REJECT數(shù)量，使用LTHL查看該LOT被MOVE到下一個(gè)站點(diǎn)的信息，確認(rèn)實(shí)物與系統(tǒng)無誤后，MT將此LOT送到下一站點(diǎn)的WIP區(qū)域。應(yīng)用領(lǐng)域的重要性（如軍事）和流行程度（如Web應(yīng)用和在線事務(wù)處理）也會產(chǎn)生新的市場需求。43