【正文】 在這種情況下，為了進(jìn)一步開(kāi)發(fā)應(yīng)用問(wèn)題中的并行性，有效地利用集成度的提高帶來(lái)的海量晶體管資源，提高微處理器的性能，降低功耗，學(xué)術(shù)界和工業(yè)界開(kāi)展了多個(gè)方面的研究與探索工作，尋求新的體系結(jié)構(gòu)來(lái)適應(yīng)新的市場(chǎng)和不斷變化的應(yīng)用需要,我們也看到了微處理器從制造到測(cè)試的每一個(gè)環(huán)節(jié)都顯得尤為重要，因此，要發(fā)展微處理器技術(shù)應(yīng)該在每一個(gè)層面都做出努力。本文簡(jiǎn)要地回顧了微處理器的發(fā)展歷史，介紹了通用微處理器的的制造和封裝測(cè)試流程，分析了工藝技術(shù)的進(jìn)步和應(yīng)用需求的增長(zhǎng)對(duì)微處理器結(jié)構(gòu)設(shè)計(jì)的影響，并討論了發(fā)展CPU芯片的關(guān)鍵點(diǎn)。從每500顆在輸出堆棧中測(cè)試過(guò)的元件中取30顆元件進(jìn)行周期性的目檢，對(duì)無(wú)金屬蓋的產(chǎn)品，必須檢查其元件DIE的表面是否有裂紋和劃痕O：當(dāng)分類堆棧了或傳送機(jī)完成了測(cè)試，輸出堆棧中的料盤需取出P：驗(yàn)證數(shù)量：從HANDLER卸載產(chǎn)品時(shí)，對(duì)堆棧中的元件執(zhí)行100%的物理清點(diǎn)和目檢，檢查是否有任何流體污染和標(biāo)記，（如果沒(méi)有HIS蓋子的產(chǎn)品還要檢查DIE的裂紋）如果有以上情況，HOLD這個(gè)批次，通知主管并聯(lián)系L2修理HANDLER。注意按照批次優(yōu)先級(jí)選擇即將測(cè)試的批次。電性能測(cè)試的工藝目的：（篩選）帶有制造缺陷的組件。圖 CSP　　1994年9月，日本三菱電氣三究出一種芯片面積/封裝面積＝1：。由于沒(méi)有使用針腳，而是使用了細(xì)小的點(diǎn)式接口，所以PLGA封裝明顯比以前的FCPGA2等封裝具有更小的體積、更少的信號(hào)傳輸損失和更低的生產(chǎn)成本，可以有效提升處理器的信號(hào)強(qiáng)度、提升處理器頻率， PLGA封裝的CPU以提高處理器生產(chǎn)的良品率、降低生產(chǎn)成本?！　?”是“Single Edge Processor”的縮寫(xiě)，是單邊處理器的縮寫(xiě)。. 封裝用于有 242 個(gè)觸點(diǎn)的英特爾奔騰II 處理器和有 330 個(gè)觸點(diǎn)的奔騰II 至強(qiáng)和奔騰 III 至強(qiáng)處理器。 SECC封裝的奔騰2處理器PPGA封裝 OLGA封裝CPUOOI封裝FCPGA 封裝用于奔騰 III 和英特爾 賽揚(yáng) 處理器，它們都使用 370 針。 PCPGA封裝的奔騰III處理器　 此種封裝方式可以降低阻抗和封裝成本。雖然該技術(shù)的I/O引腳數(shù)增多，但引腳之間的距離遠(yuǎn)大于QFP，從而提高了組裝成品率。圖 　　該技術(shù)也叫插針網(wǎng)格陣列封裝技術(shù)（Ceramic Pin Grid Arrau Package），由這種技術(shù)封裝的芯片內(nèi)外有多個(gè)方陣形的插針，每個(gè)方陣形插針沿芯片的四周間隔一定距離排列（），根據(jù)管腳數(shù)目的多少，可以圍成2～5圈。PFP封裝DIP封裝具有以下特點(diǎn)：(印刷電路板)上穿孔焊接，操作方便。封裝時(shí)主要考慮的因素：　　作為計(jì)算機(jī)的重要組成部分，CPU的性能直接影響計(jì)算機(jī)的整體性能。另一方面，封裝后的芯片也更便于安裝和運(yùn)輸。能進(jìn)一步提高。由于數(shù)據(jù)的必經(jīng)之路縮短了，新的封裝技術(shù)會(huì)幫助提高芯片的整體運(yùn)算速度和性能。好馬配好鞍，面對(duì)日新月異的生產(chǎn)工藝，新型封裝勢(shì)在必行。Intel已在2005年開(kāi)始使用EUV技術(shù)，同時(shí)開(kāi)始45納米制程的芯片生產(chǎn)了。而且三門晶體管的高效性降低了對(duì)通道長(zhǎng)度的要求，可以大大降低對(duì)生產(chǎn)技術(shù)的要求。從微觀上看，三門晶體管的門(gate)和發(fā)射器(emitter)和收集器被設(shè)置在了普通晶圓的表面，并且他之間相互交叉。所以，Intel不會(huì)讓通道的長(zhǎng)度影響到DST晶體管上的漏極和接受端的長(zhǎng)度。容量大則意味著轉(zhuǎn)換周期短，這意味著晶體管速度將更快，同時(shí)功耗比傳統(tǒng)的CMOS晶體管降低很多，Intel說(shuō)圖 High K技術(shù)原理的100倍不會(huì)是夸張，在現(xiàn)有工藝水平前提下功率可能只會(huì)有2080倍的降低，但是在45nm技術(shù)運(yùn)用后，100倍以上決對(duì)有可能！這意味著采用HighK材料晶體管的處理器，在發(fā)熱量方面將有很大優(yōu)勢(shì)。 DST圖 Terahertz技術(shù)原理 在未來(lái)Intel會(huì)怎樣繼續(xù)發(fā)展下去呢？首先，他們一定會(huì)榨干硅晶體管的最后一分“油水”，將其稱作Terahertz晶體管(Terahertz就是1THz，也就是1000GHz)。不過(guò)不是在數(shù)量上，通道的長(zhǎng)度將從60nm下降到50nm，而其他東西則保持不變。而Intel的目的是使用低介電常數(shù)的材料來(lái)制作處理器導(dǎo)線間的絕緣體。而SOI不足在于必須減小晶體管漏極/源區(qū)域的深度，而這將導(dǎo)致晶體管阻抗的升高。操作電流和門操作時(shí)間是標(biāo)志晶體管性能的兩個(gè)主要參數(shù)，而亞閾泄漏對(duì)兩者有不小的影響。這個(gè)薄層的作用就相當(dāng)于一個(gè)電子屏障，用途也就是防止門泄漏。特別是金屬線路的容量直接影響信息傳送的速度。我們前面提到了蝕刻這個(gè)過(guò)程是由光完成的，所以用于蝕刻的光的波長(zhǎng)就是該技術(shù)提升的關(guān)鍵。（2）蝕刻尺寸 蝕刻尺寸是制造設(shè)備在一個(gè)硅晶圓上所能蝕刻的一個(gè)最小尺寸，是CPU核心制造的關(guān)鍵技術(shù)參數(shù)。（1）晶圓尺寸 硅晶圓尺寸（）是在半導(dǎo)體生產(chǎn)過(guò)程中硅晶圓使用的直徑值。由于SRAM（靜態(tài)隨機(jī)存儲(chǔ)器，CPU中緩存的基本組成）結(jié)構(gòu)復(fù)雜、密度高，所以緩存是CPU中容易出問(wèn)題的部分，對(duì)緩存的測(cè)試也是CPU測(cè)試中的重要部分。每幾層中間都要填上金屬作為導(dǎo)體。（2）蝕刻(Etching)這是CPU生產(chǎn)過(guò)程中重要操作，也是CPU工業(yè)中的重頭技術(shù)。以往的硅錠的直徑大都是200毫米，而CPU廠商正在增加300毫米晶圓的生產(chǎn)。第二章 微處理器制造工藝技術(shù)CPU的制造是一項(xiàng)極為復(fù)雜的過(guò)程，當(dāng)今世上只有少數(shù)幾家廠商具備研發(fā)和生產(chǎn)CPU的能力?！　　　　　　　　　　　　　　　　　　≡诩哟髧?guó)內(nèi)人才培養(yǎng)力度的同時(shí)，吸引留學(xué)海外人才回國(guó)創(chuàng)業(yè)也成為國(guó)內(nèi)各地方政府和各家企業(yè)的重要舉措。三．按用途分類 　　集成電路按用途可分為電視機(jī)用集成電路、音響用集成電路、影碟機(jī)用集成電路、錄像機(jī)用集成電路、電腦（微機(jī)）用集成電路、電子琴用集成電路、通信用集成電路、路及各種專用集成電路。93 我國(guó)半導(dǎo)體產(chǎn)業(yè)現(xiàn)狀3 集成電路的概念及分類15，Intel VS AMD24 封裝的概念前者以雙極型平面晶體管為主要器件；后者以MOS場(chǎng)效應(yīng)晶體管為基礎(chǔ)。經(jīng)過(guò)近40年的發(fā)展，從無(wú)到有，從小到大，不但在產(chǎn)業(yè)上初步形成了一定規(guī)模，而且在基礎(chǔ)研究、技術(shù)開(kāi)發(fā)、人才培養(yǎng)等方面都取得了較大成績(jī)，特別是最近幾年，國(guó)內(nèi)集成電路產(chǎn)業(yè)得到比以往更為迅速的發(fā)展。此外，產(chǎn)業(yè)存在的許多深層次的問(wèn)題，如企業(yè)市場(chǎng)競(jìng)爭(zhēng)力弱、核心技術(shù)受制于人、專業(yè)人才嚴(yán)重短缺、知識(shí)產(chǎn)權(quán)保護(hù)仍有待加強(qiáng)等諸多問(wèn)題依然存在。圖2. 1拉單晶生產(chǎn)CPU等芯片的材料是半導(dǎo)體，現(xiàn)階段主要的材料是硅Si，這是一種非金屬元素，從化學(xué)的角度來(lái)看，由于它處于元素周期表中金屬元素區(qū)與非金屬元素區(qū)的交界處，所以具有半導(dǎo)體的性質(zhì)，適合于制造各種微小的晶體管，是目前最適宜于制造現(xiàn)代大規(guī)模集成電路的材料之一。（1）影?。≒hotolithography）在經(jīng)過(guò)熱處理得到的硅氧化物層上面涂敷一種光阻(Photoresist)物質(zhì)，紫外線通過(guò)印制著CPU復(fù)雜電路結(jié)構(gòu)圖樣的模板（）照射硅基片，被紫外線照射的地方光阻物質(zhì)溶解。然后，曝光的硅將被原子轟擊，使得暴露的硅基片局部摻雜，從而改變這些區(qū)域的導(dǎo)電狀態(tài)，以制造出N井或P井，結(jié)合上面制造的基片，CPU的門電路就完成了。（5）多次測(cè)試測(cè)試是一個(gè)CPU制造的重要環(huán)節(jié)，也是一塊CPU出廠前必要的考驗(yàn)。根據(jù)前面確定的最高運(yùn)行頻率和緩存的不同，它們被放進(jìn)不同的包裝，銷往世界各地?？偟膩?lái)說(shuō)，一套特定的硅晶圓生產(chǎn)設(shè)備所能生產(chǎn)的硅晶圓尺寸是固定的，如果對(duì)原設(shè)備進(jìn)行改造來(lái)生產(chǎn)新尺寸的硅晶圓的話，花費(fèi)的資金是相當(dāng)驚人的，這些費(fèi)用幾乎可以建造一個(gè)新的生產(chǎn)工廠。此外，每一款CPU在研發(fā)完畢時(shí)其內(nèi)核架構(gòu)就已經(jīng)固定了，后期并不能對(duì)核心邏輯再作過(guò)大的修改。這種設(shè)計(jì)沒(méi)有什么好說(shuō)的了，Intel在這方面已經(jīng)落后了，其他廠商已經(jīng)使用7層技術(shù)了；而當(dāng)Intel準(zhǔn)備好使用7層時(shí)，IBM已經(jīng)開(kāi)始了8層技術(shù)；當(dāng)Intel在Prescott中引人7層帶有Low 的銅連接時(shí)，AMD已經(jīng)用上9層技術(shù)了。這兩者都需要提高門電壓以及驅(qū)動(dòng)電流來(lái)進(jìn)行補(bǔ)償。不過(guò)這個(gè)方式也有它的限度，如果低于這個(gè)厚度，門泄漏將急劇增大。這樣做具有很多優(yōu)點(diǎn)：首先，這樣在晶體管通道中就不會(huì)再有不受控制的電子運(yùn)動(dòng)，也就不會(huì)對(duì)晶體管電子特性有什么影響；其次，在將閾值電壓加載到門電路上后，驅(qū)動(dòng)電流出現(xiàn)前通道電離的時(shí)間間隔也減小了，也就是說(shuō)，晶體管“開(kāi)”和“關(guān)”狀態(tài)的切換性能提高了，這可是晶體管性能的第二大關(guān)鍵性能參數(shù)；同時(shí)在速度不變的情況下，我們可以也可以降低閾值電壓，或是同時(shí)提高性能和降低電壓。這里的“K”就是介電常數(shù)，Low K就是低介電常數(shù)材料。Low K材料的開(kāi)發(fā)速度可以說(shuō)是空前迅猛的，前景光明，不過(guò)還是需要注意一些老問(wèn)題，比如工藝不成熟、銅互連技術(shù)缺陷還有良品率問(wèn)題等。通道一般是用硅制成的，不過(guò)在使用應(yīng)變硅之后，就需要將原子拉長(zhǎng)，那么電子在通過(guò)稀疏的原子格時(shí)遇到的阻抗就大大下降。這項(xiàng)技術(shù)也通常被簡(jiǎn)寫(xiě)為“High K”技術(shù)，我們有必要做簡(jiǎn)單了解。在一定的控制下驅(qū)動(dòng)電流可以立即在門(晶體管門)通過(guò)，并不會(huì)電離在絕緣層下通道的任何部分。因?yàn)榧闪吮姸嗟木w管，同時(shí)還有著多重的門和通道，因此在微電子學(xué)領(lǐng)域，CPU被定義為一種三維架構(gòu)。所以通過(guò)晶體管的總共電流等于每個(gè)交叉點(diǎn)的電流的和。這些設(shè)備可以一直用到65納米晶體管芯片的生產(chǎn)?？偟恼f(shuō)來(lái)，AMD在手上有足夠的籌碼來(lái)回應(yīng)Intel的1000GHz晶體管和三維晶體管。BBUL如上圖。盡管在未來(lái)4～5年內(nèi)BBUL技術(shù)才有可能真正實(shí)用化，但其為處理器設(shè)計(jì)和制造所帶來(lái)的影響將極其深遠(yuǎn)。 第三章 微處理器封裝測(cè)試技術(shù) 微處理器封裝技術(shù) 封裝的概念封裝，就是指把硅片上的電路管腳,用導(dǎo)線接引到外部接頭處,。以CPU為例，我們實(shí)際看到的體積和外觀并不是真正的C