【正文】 artus Ⅱ軟件平臺(tái)。因此本設(shè)計(jì)采用 VHDL 語言設(shè)計(jì)一個(gè)完善的 HDB3 碼編、譯碼器。 VHDL 語言中設(shè)計(jì)實(shí)體、程序包、設(shè)計(jì)庫，為設(shè)計(jì)人員重復(fù)利用已有 的設(shè) 計(jì)提 供了 諸多 技術(shù) 手段 。 VHDL 語言標(biāo)準(zhǔn)、規(guī)范，易于共享和復(fù)用 由于 VHDL 語言已 成為一種 IEEE 的工業(yè)標(biāo)準(zhǔn)，這樣，設(shè)計(jì)成果便于復(fù)用和交流，反過來也更進(jìn)一步推動(dòng) VHDL 語言的推廣及完善。采用VHDL 語言的設(shè)計(jì)，當(dāng)門級(jí)或門級(jí)以上層次的描述通過仿真檢驗(yàn)以后，再用相應(yīng)的工具將設(shè)計(jì)映射成不同的工藝（如 MOS、 CMOS 等）。另外，高層次的行為描述可以與低層次的 RTL描述和結(jié)構(gòu)描述混合使用。 VHDL語言起源于美國(guó)國(guó)防部的 VHSIC， VHDL 是一種高級(jí)描述語言，適 13 用于行為級(jí)和 RTL 級(jí)的描述相對(duì)與 Verilog 語言和 ABEL 語言這些較低一級(jí)的適合描述門級(jí)電路的描述性語言而言，其具有以下的優(yōu)點(diǎn)： 設(shè)計(jì)方法靈活、支持廣泛 VHDL 語言可以支持自頂至下（ Top— Down）和基于庫（ Library— Based）的設(shè)計(jì)方法，而且還支持同步電路、異步電路、 FPGA 以及其他隨機(jī) 電路的設(shè)計(jì)。在利用 EDA 工具進(jìn)行電子設(shè)計(jì)時(shí)，邏輯圖、分立電子原件作為整個(gè)越來越復(fù)雜的電子 系統(tǒng)的設(shè)計(jì)已不適應(yīng)。 CAD 的出現(xiàn)，使人們可以利用計(jì)算機(jī)進(jìn)行建筑、服裝等行業(yè)的輔助設(shè)計(jì)，電子輔助設(shè)計(jì)也同步發(fā)展起來。 HDL 發(fā)展的技術(shù)源頭是：在 HDL 形成發(fā)展之前，已有了許多程序設(shè)計(jì)語言，如匯編、 C、 Pascal、 Fortran、 Prolog 等。有專家認(rèn)為，在新的世紀(jì)中， VHDL 與 Verilog HDL 語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。用 HDL 進(jìn)行電子系統(tǒng)設(shè)計(jì)的一個(gè)很大的優(yōu)點(diǎn)是設(shè)計(jì)者可以專心致力于其功能的實(shí)現(xiàn)，而不需要對(duì)不影響功能的與工藝有關(guān)的因素花費(fèi)過多的時(shí)間和精力。 HDL 是用于設(shè)計(jì)硬件電子系統(tǒng)的計(jì)算機(jī)語言，它描述電子系統(tǒng)的邏輯功能，電路結(jié)構(gòu)和連接方式?；谏鲜龅膬?yōu)點(diǎn)，本設(shè)計(jì)采用 FPGA 芯片作為平臺(tái)，這樣可以把整個(gè)系統(tǒng)下載到一塊芯片之中，實(shí)現(xiàn)了所謂的片上系統(tǒng)，從而大大縮小了體積，便于工程人員的管理和屏蔽外界干擾。由此設(shè)計(jì)的 DDS 電路簡(jiǎn)單 ,性能穩(wěn)定 , 也基本能滿足絕大多數(shù)通信系統(tǒng)的使用要求。 FPGA 器件采用邏輯單元陣列結(jié)構(gòu)和靜態(tài)隨機(jī)存取存儲(chǔ)器工藝，設(shè)計(jì)靈活，集成度高，可利用 計(jì)算機(jī)輔助設(shè)計(jì)，繪出實(shí)現(xiàn)用戶邏輯原理圖、邏輯布爾方程或用硬件描述語言等方式設(shè)計(jì)輸入；然后經(jīng)一系列轉(zhuǎn)換程序、自動(dòng)布局布線、模擬仿真的過程；最后生成配置 FPGA 器件的數(shù)據(jù)文件，對(duì) FPGA 器件初始化。PLD 是電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的一項(xiàng)技術(shù)， PLD 能完成任何數(shù)字器件的功能。與中小規(guī)模通用型集成電路相比，用 PLD實(shí)現(xiàn)數(shù)字系統(tǒng)，有集成度高、速度快、功耗低、可靠性高等優(yōu)點(diǎn)。 FPGA 和 CPLD 分別是現(xiàn)場(chǎng)可編程門陣列和復(fù)雜可編程邏輯器件的簡(jiǎn)稱，兩者的功能基本相同，只是實(shí)現(xiàn)原理略有不同，生于 20 世紀(jì) 70 年代。 其中，大規(guī)?？删幊踢壿嬈骷抢?EDA 技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的載體，硬件描述語言是利用 EDA 技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的主要表達(dá)手段，軟件開發(fā)工具是利用 EDA 技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的智能化的自動(dòng)設(shè)計(jì)工具，實(shí)驗(yàn)開發(fā)系統(tǒng)則是利用 EDA 技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的下載工具及硬件驗(yàn)證工具。因此， EDA 代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向。現(xiàn)代 EDA 技術(shù)就是以讓計(jì)算機(jī)為工具，在 EDA 軟件平臺(tái)上，根據(jù)硬件描述語言 HDL 完成的設(shè)計(jì)文件，能自動(dòng)地完成用軟件方式描述的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合及優(yōu)化、布局布線、邏輯仿真，直至完成對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。不言而喻， EDA 技術(shù)將迅速成為電子設(shè)計(jì)領(lǐng)域中的及其重要的組成部分。 第一章是簡(jiǎn)單的介紹了一下 DDS 的概念、現(xiàn)狀、內(nèi)容和發(fā)展前景；第二章是對(duì) DDS 所采用的輔助工具的介紹；第三章是對(duì) DDS 工作原理和主要特點(diǎn)的介紹；第四章是用 VHDL 來編程實(shí)現(xiàn)和仿真，第五章是最后的總結(jié)心得及附錄。 極快速度調(diào)諧輸出頻率（相位） DDS 的數(shù)字體系結(jié)構(gòu)取消了像傳統(tǒng)模擬合成方案那樣的手動(dòng)調(diào)諧和溫度補(bǔ)償?shù)牟环奖悖?DDS 的數(shù)字控制結(jié)構(gòu)外圍使系統(tǒng)的遠(yuǎn)程控制更為方便，在處理器控制下 達(dá)到最優(yōu)化。 、 DDS 優(yōu)勢(shì) 如今在價(jià)格方面有競(jìng)爭(zhēng)力的，高性能，功能集成的 DDS 芯片在通訊系統(tǒng)和傳感應(yīng)用方面已經(jīng)變得非常常見了。 、頻率合成器種類與技術(shù)發(fā)展趨勢(shì) 種類：直接模擬合成法、鎖相環(huán)合成法、直接數(shù)字合成法 發(fā)展：直接模擬合成法利用倍頻、分頻、 混頻及濾波，從單一或幾個(gè)參數(shù)頻率中產(chǎn)生多個(gè)所需的頻率。因?yàn)?DDS 是數(shù)字可編程，它的相位和頻率在不改變外圍成分的情況下能很容易地改變，而傳統(tǒng)的基于模擬編程產(chǎn)生波形的情況下要改變外圍成分。 基于 DDS 波形產(chǎn)生的應(yīng)用現(xiàn) 階段主要在兩個(gè)方面： ，極低的失真性能的頻 6 率源，它通常選用 DDS 綜合它的光譜性能和頻率調(diào)諧方案。頻率合成器的最終發(fā)展方向是鎖相式頻率綜合器、雙環(huán)或多環(huán)鎖相式頻率合成器、 DDS 頻率合成器，以及 PPL加 DDS 混合式頻率合成器。目前，在我國(guó)，各種無限系統(tǒng)中使用的品路合成器普遍采用鎖相式頻率綜合器，通過 CPU 控制，課獲得不同的頻點(diǎn)。它是現(xiàn)代通信系統(tǒng)必不可少的關(guān)鍵電路，廣泛應(yīng)用于數(shù)字通信、衛(wèi)星通信、雷達(dá)、導(dǎo)航、航天航空、遙控遙測(cè)以及高速儀器儀表燈領(lǐng)域。為了提高頻率穩(wěn)定度，經(jīng)常采用晶體振蕩器等方法來解決，但它不能滿足頻率個(gè)數(shù)多的要求，因此，目前大量采用頻率合成技術(shù) — DDS 即 Direct Digital Synthesizer，中文名稱是直接數(shù)字合成器，是一種新型的頻率合成技術(shù)，具有較高的頻率分辨率，可以 5 實(shí)現(xiàn)快速的頻率切換，并且在改變時(shí)能夠保持相位的連續(xù)，很容易實(shí)現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制，以其使用方便和品路分辨率高等優(yōu)點(diǎn)，在現(xiàn)代 通信領(lǐng)域得到越來越廣泛的應(yīng)用。同傳統(tǒng)的頻率合成技術(shù)相比， DDS 技術(shù)具有極高的頻率分辨率、極快的變頻速度，變頻相位連續(xù)、相位噪聲低，易于功能擴(kuò)展和全數(shù)字化便于集成，容易實(shí)現(xiàn)對(duì)輸出信號(hào)的多種調(diào)制等優(yōu)點(diǎn)，滿足了現(xiàn)代電子系統(tǒng)的許多要求，因此得到了迅速的發(fā)展。 1971 年 3 月美國(guó)學(xué)者 ， 和 首次提出了直接數(shù)字頻率合成（ DDS— Direct Digital Synthesis）技術(shù)。 3 正文： 目錄 第一章 緒論 ................................................. 4 、 DDS 引言 .............................................. 4 、直接數(shù)字合成器的概念及其發(fā)展 ............................ 4 、 DDS 技術(shù)在國(guó)內(nèi)研究狀況及其發(fā)展趨勢(shì) ....................... 5 、頻率合成器種類與技術(shù)發(fā)展趨勢(shì) ............................ 6 、 DDS 優(yōu)勢(shì) ..............................