【正文】 END ARCHITECTURE 。 END IF 。 END IF。139。 END IF。 dd1=dd139。 dd1=0000。 END IF。 ELSE cc0=cc039。139。 ELSE cc0=1001。 ELSIF(CHOOSE=0100) THEN IF(cc0=0000) THEN IF(cc1=0000) THEN cc0=0000。139。 END IF。 bb1=bb139。 bb1=0000。 END IF。 基于 VHDL 的數(shù)字式競(jìng)賽搶答器的設(shè)計(jì)與實(shí)現(xiàn) 搶答、計(jì)分和報(bào)警 21 ELSE aa0=aa039。139。 ELSE aa0=1001。) THEN IF(CHOOSE=0001) THEN IF(aa0=0000) THEN IF(aa1=0000) THEN aa0=0000。 ELSIF(SUB=39。 END IF。 ELSE dd0=dd0+39。139。 IF(dd1=1001) THEN dd1=0000。 ELSE END IF。139。 IF(cc1=1001) THEN cc1=0000。 END IF。 ELSE bb0 = bb0+39。139。 IF(bb1=1001) THEN bb1=0000。 END IF。 ELSE aa0=aa0+39。139。 IF(aa1=1001) THEN aa1=0000。139。139。 ELSIF(CLK39。 dd1=0001。 cc1=0001。 bb1=0001。) THEN aa1=0001。 ARCHITECTURE RTL OF SCORE IS 基于 VHDL 的數(shù)字式競(jìng)賽搶答器的設(shè)計(jì)與實(shí)現(xiàn) 搶答、計(jì)分和報(bào)警 19 BEGIN PROCESS( CHOOSE , CLK ,SUB , ADD ,CLR) BEGIN IF(CLR=39。 aa0,aa1,bb0,bb1,cc0,cc1,dd0,dd1: BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0))。 ENTITY SCORE IS PORT(CLK,SUB,ADD,CLR:IN STD_LOGIC。 USE 。 END ONE。 END IF。WARNS=39。 END CASE 。 WARNS=39。139。 WHEN 0001 =LEDE =0001。 WARNS=39。139。 WHEN 0100 =LEDE =0011。 WARNS=39。139。 S0 。 S2 amp。 ARCHITECTURE ONE OF FOUL IS BEGIN PROCESS(CLEAR,S0,S1,S2,S3) VARIABLE a : Std_Logic_Vector (3 DOWNTO 0)。 WARNS: OUT STD_LOGIC)。 基于 VHDL 的數(shù)字式競(jìng)賽搶答器的設(shè)計(jì)與實(shí)現(xiàn) 搶答、計(jì)分和報(bào)警 18 S0,S1,S2,S3: IN STD_LOGIC。 USE 。 END ARCHITECTURE 。 END IF。 ELSE SOUND=39。 THEN SOUND=39。 ELSIF WARN=39。 THEN SOUND=39。 ARCHITECTURE FOUR OF ALARM IS BEGIN PROCESS(WARN,CLEAR) BEGIN IF CLEAR=39。 SOUND: OUT STD_LOGIC)。 USE 。 END ARCHITECTURE 。 END IF 。 END IF 。 基于 VHDL 的數(shù)字式競(jìng)賽搶答器的設(shè)計(jì)與實(shí)現(xiàn) 搶答、計(jì)分和報(bào)警 17 ELSE STATES=0000 。139。 LED=0001 。039。039。039。139。 。STOP=39。 ) THEN STATES = 0010 。 AND S0=39。 AND S2=39。 AND S3=39。 ELSIF ( S1 =39。139。 LED=0011 。039。039。039。139。 。STOP=39。 ) THEN STATES = 0100 。 AND S0=39。 AND S1=39。 AND S2=39。 )THEN IF ( S3 =39。 )THEN IF ( WARN=39。EVENT AND CLK=39。039。LED=0000。139。 END LOCK 。 STOP : OUT STD_LOGIC 。 S0,S1,S2,S3 : IN Std_Logic 。 ENTITY LOCK IS PORT (CLK,CLEAR:IN STD_LOGIC。謝謝你們！ 基于 VHDL 的數(shù)字式競(jìng)賽搶答器的設(shè)計(jì)與實(shí)現(xiàn) 搶答、計(jì)分和報(bào)警 16 附錄 源代碼 搶答鑒別模塊源代碼 LIBRARY IEEE。 最后，我還是要向百忙之中給我莫大幫助的劉老師表示感謝。 通過(guò)做畢業(yè)設(shè)計(jì)我學(xué)到了很多，無(wú)論是理論知識(shí)還是實(shí)際操作，都讓我受益匪淺。我的同組成員也給了我很大的幫助。 在整個(gè)設(shè)計(jì)過(guò)程中，我身邊的同學(xué)特別是我的舍友，他們?yōu)槲姨峁╇娔X、網(wǎng)絡(luò)，使我查找資料更加方便。我本來(lái)是一個(gè)散漫的人，若不是老師 督促與耐心指導(dǎo)我不可能完成的這么及時(shí)。由于本人能力有限，設(shè)計(jì)還有許多不足之處，還請(qǐng)老師給予指點(diǎn)。深刻體會(huì)到 “紙上得來(lái)終覺(jué)淺，絕知此事要躬行 ”這句古 話(huà)的含義了。最后，由于大學(xué)期間接觸電腦的機(jī)會(huì)不是太多，對(duì)基本的 Word文檔的掌握不是很熟練，在對(duì)論文的格式進(jìn)行修改時(shí)花費(fèi)了不少時(shí)間。也耽擱了不少時(shí)間。首先， 感覺(jué)簡(jiǎn)單，以為利用學(xué)過(guò)的課程做應(yīng)該沒(méi)什么問(wèn)題。要注意各模塊之間的連接關(guān)系。主要是對(duì) VHDL的語(yǔ)言設(shè)計(jì)的遺忘，通過(guò)查閱課本以及軟件調(diào)試逐一解決。報(bào)警主要是對(duì)提前搶答或者答題超時(shí)等違規(guī)狀況提供一個(gè)警告信號(hào)。通過(guò)這個(gè)模塊，對(duì)后續(xù)的定時(shí)、顯示模塊提供一個(gè)開(kāi)端，引導(dǎo) 。 在本文章主要講述了搶答器的搶答、計(jì)分和報(bào)警的功能。在初始狀態(tài)時(shí)，各組計(jì)分給出一個(gè)固定的值并將它掃描顯示在屏幕上，當(dāng)計(jì)分或者要顯示的數(shù)據(jù)發(fā)生變化時(shí)，再次掃描并顯示出來(lái)。這個(gè)模塊的輸入端有時(shí)鐘信號(hào) CLK、系統(tǒng)復(fù)位信號(hào) CLEAR和一個(gè) STOP輸入信號(hào) ； 輸出端有秒時(shí)間狀態(tài)顯示信號(hào)高位 HIGN和低位 LOW， 無(wú)人搶答時(shí)計(jì)時(shí)中止警報(bào)信號(hào) WARN。在程序設(shè)計(jì)中， INSTATES 代表七個(gè)輸入， QOUT 七個(gè)輸出端。 bb0、 bb cc0、 cc dd0、 dd1 其功能和 aa0、 aa1相同。本設(shè)計(jì)是選用 BCD 碼（即用四位二進(jìn)制數(shù)來(lái)表示一位十進(jìn)制）來(lái)顯示計(jì)數(shù)。設(shè)置一個(gè)計(jì)分電路， 每組開(kāi)始預(yù)置 10分，由主持人記分，答對(duì)一次加 1 分，答錯(cuò)一次減 1 分。其中， S、S S S3表示四個(gè)按鍵， CLEAR是復(fù)位控制端， WARNS是警告信號(hào)。輸出端有對(duì)應(yīng)于 S0， S1， S2， S3編號(hào)的 4個(gè)指示燈 LED和 4線(xiàn) 2進(jìn)制輸出端 STATES（用于鎖存當(dāng)前的狀態(tài)），還有一個(gè) STOP端用于指示S0， S1， S2， S3按鈕狀態(tài)（控制計(jì)算器停止） .生成模塊圖如 ： 圖 41 搶答鑒別模塊的模塊圖 仿真波形如圖 所示： 圖 42 搶答鑒別模塊部分仿真波形 基于 VHDL 的數(shù)字式競(jìng)賽搶答器的設(shè)計(jì)與實(shí)現(xiàn) 搶答、計(jì)分和報(bào)警 8 報(bào)警模塊設(shè)計(jì) （ 1） 在這個(gè)模塊中主要實(shí)現(xiàn)搶答過(guò)程中的報(bào)警功能，當(dāng)主持人按下 控制鍵，有限時(shí)間內(nèi)（ N 秒內(nèi)）有人搶答或是倒計(jì)時(shí)到了之后蜂鳴聲開(kāi)始報(bào)警，輸出 SOUND 有效電平為高。 基于 VHDL 的數(shù)字式競(jìng)賽搶答器的設(shè)計(jì)與實(shí)現(xiàn) 搶答、計(jì)分和報(bào)警