【正文】 程序首先對 A/D進行初始化，當(dāng) A/D非常忙時，主程序進入死循環(huán)；當(dāng) A/D正常轉(zhuǎn)換完畢后，進入中斷服務(wù)子程序。 A/D 轉(zhuǎn)換 F2812 的實現(xiàn) 運用 TMS320F2812片內(nèi)集成的 A/D轉(zhuǎn)換器進行數(shù)據(jù)采集。圖 48 給出了 ADC 模塊的時鐘的選擇方法。 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 28 ADC 模塊有幾種時鐘預(yù)定標(biāo)方法。此外， ADC模塊還通過擴展采樣，獲取周期進行調(diào)整信號源阻抗，這由 ADCTRLI寄存器中的 ACQ_PS3_O位控制。采樣和保持器 B轉(zhuǎn)換的結(jié)果保存在下一個 ADCRESULTn 寄存器 (如果排序器已經(jīng)復(fù)位， SEQl 的結(jié)果放在 ADCRESULTll，結(jié)果寄存器指針每次增加 2。轉(zhuǎn)換器首先轉(zhuǎn)換采樣和保持器 A 中鎖存的電壓量，然后轉(zhuǎn)換采樣和保持器 B 中鎖存的電壓量。例如，如果 CONVxx 寄存器的值是 0110b，ADCINA6 就由采樣和保持器 A(S/HA)來采樣， ADCINB6 由采樣和保持器 B(S/HB)來采樣。如果 CONVxx 的值是 101lb， ADCINB3 被選為輸入引腳。在順序采樣模式中， CONVxx4 位都用來確定輸入引 腳，最高位確定采用哪個采樣并保持緩沖器，其他 3位定義偏移量。 ADC 可以工作在同步采樣模式或者順序采樣模式。例如，假設(shè)當(dāng) SEQl 產(chǎn)生 ADC 開始轉(zhuǎn)換請求時， ADC 正在對 SEQ2 進行轉(zhuǎn)換，完成 SEQ2 的請求后會立即啟動 SEQl。用戶也可以對同一通道進行多次采樣，從而實現(xiàn)過采樣算法，過采樣模式有利于提高采樣的精度。對于圖 45 單 (16狀態(tài)，級聯(lián) )捧序器模式 圖 46 雙 (兩個 8 狀態(tài)，相互獨立 )排序器模式功能框圖 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 27 每個變換，可通過模擬復(fù)用器選擇 16 個輸入通道中的任何一個。單排序器模式 (級聯(lián)構(gòu)成 16狀態(tài) )如圖 45所示，雙排序器模式 (兩個相互獨立的 8狀態(tài) )如圖 46所示。 自動轉(zhuǎn)換排序器的操作原理 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 26 模數(shù)轉(zhuǎn)換模塊 ADC排序器由兩個獨立的 8狀態(tài)排序器 (SEQl和 SEQ2)構(gòu)成，這兩個排序器還可以級聯(lián)構(gòu)成一個 16狀態(tài)的排序器 (SEQ)。 1采樣保持 (S/H)采集時間窗口有獨立的預(yù)定標(biāo)控制。 1排序器可工作在啟動 /停止模式，允許“多個排序觸發(fā)”同步轉(zhuǎn)換。 16個結(jié)果寄存器存放 ADC的轉(zhuǎn)換結(jié)果，轉(zhuǎn)換后的數(shù)字量表示為 3 A D C L 04095 ??? 輸入模擬值數(shù)字值 有多個觸發(fā)源啟動 ADC轉(zhuǎn)換 (SOC） S/V：軟件立即啟動： EVA：事件管理器 A(在 EVA中有多個事件源可啟動 AD轉(zhuǎn)換）； EVB：事件管理器 B(在 EVB中有多個事件源可啟動 AD轉(zhuǎn)換）； 外部引腳。 自動排序功能支持 16通道獨立循環(huán)“自動轉(zhuǎn)換”，每次轉(zhuǎn)換的通道可用軟件編程選擇。 快速的轉(zhuǎn)換時間， ADC時鐘可以配置為 25MHz，最高采樣帶寬為 12． 5MSPS。 同時或順序采樣模式。 ADC模塊主要包括以下特點： 12位模數(shù)轉(zhuǎn)換模塊 ADC。對于每個通道而言，一旦 ADC轉(zhuǎn)換完成，將會把轉(zhuǎn)換結(jié)果存儲到結(jié)果寄存器 (ADCRESULT)中。 F2812的 ADC模塊的功能框圖如圖 44所示。 模數(shù)轉(zhuǎn)換模塊的主要特點 模數(shù)轉(zhuǎn)換模塊 ADC有 16個通道，可配置為 2個獨立的 8通道模塊，分別服務(wù)于事件管理器 A和 B，兩個獨立的 8通道模塊也可以級聯(lián)構(gòu)成一個 16通道模塊。 (3)量化誤差 (Quantizing Error)由于 AD的有限分辨率而引起的誤差，即有限分辨率 AD的階梯狀轉(zhuǎn)移特性曲線與無限分辨率 AD(理想 AD)的轉(zhuǎn)移特性曲線 (直線 )之間的最大偏差。常用單位是 Ksps和 Msps，表 示每秒采樣千 /百萬次 (kilo/Million Samples per Second)。為了保證轉(zhuǎn)換的正確完成，采樣速率 (Sample Rate)必須小于或等于轉(zhuǎn)換速率。積分型 AD的轉(zhuǎn)換時間是毫秒級屬低速 AD，逐次比較型 AD是微秒級屬中速 AD，全并行 /串并行型 AD可達到納秒級。 F2812分辨率為 12位，由 F2812上 12ADC確定。 用 F2812搭建數(shù)據(jù)采集系統(tǒng)時，不必外接 ADC，避免了復(fù)雜的硬件設(shè)計，也同時提供了足夠的處理能力。經(jīng)過各級這樣的處理后，最后由一個較高精度的 K位細 A/D轉(zhuǎn)換器對殘余信號進行轉(zhuǎn)換。首級電路的采樣 /保持器對輸入信號取樣后先由一個 m位分辨率粗刖 D轉(zhuǎn)換器對輸入進行量化，接著用一個至少 n位精度的乘積型數(shù)模轉(zhuǎn)換器 (MDAC)產(chǎn)生一個對應(yīng)于量化結(jié)果的模 /擬電 平并送至求和電路，求和電路從輸入信號中扣除此模擬電平。 流水線型 ADC由若干級級聯(lián)電路組成，每一級包括一個采樣 /保持放大器、一個低分辨率的 ADC和 DAC以及一個求和電路，其中求和電路還包括可提供增益的級間放大器。流水線結(jié)構(gòu) ADC，又稱為子區(qū)式 ADC，它是一種高效和強大的模數(shù)轉(zhuǎn) 換器。 下面對各 模塊 步驟進行詳細表述。 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 23 第四章 頻譜分析原理及其 DSP 實現(xiàn) 頻譜分析實現(xiàn)原理如圖 41所示，信號從信號發(fā)生器產(chǎn)生后先 通過串行接口接收信號，然后信號通過 ADC 進行 AD 采樣，在片內(nèi)進行抗混疊濾波的計算和頻譜分析，分析計算出各項指標(biāo)后通過示波器進行顯示。 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 22 3． 4 小結(jié) 本章對課題中所用的 F2812控制板的主要部件做了詳細介紹，包括 CPU，存儲空間和中斷模塊等。 絕對列表器 (absolute lister)它輸入目標(biāo)文件，輸出． abs文件，通過匯編． abs文件 可產(chǎn)生含有絕對地址的列表文件。十六進制轉(zhuǎn)換公用程序 (he)【 conversion utility)它把 COFF目標(biāo)文件轉(zhuǎn)換成 1rI— Tagged、 ASCIIhex、 Intel、 MotorolaS或 Tektronix等目標(biāo)格式，可以把轉(zhuǎn)換好 的文件下載到 EPROM編程器中。運行支持庫 (run time_support libraries)它包括 C編譯器所支持的 ANSI標(biāo)準(zhǔn)運行支 持函數(shù)、編譯器公用程序函數(shù)、浮點運算函數(shù)和 C編譯器支持的 I／ O函數(shù)。文檔管理器也 允許你通過刪除、替換、提取或添加文件來調(diào)整庫。 它一邊創(chuàng)建可執(zhí)行模 塊，一邊完成重定位以及決定外部參考。 代碼生成工具介紹 圖 36描述的工具如下： 如果源程序為 C， C++語言，需調(diào)用 DSP的 C編 譯器將其編譯成匯編語言后，送 DSP的匯編器進行匯編。 圖 36是一個典型的軟件開發(fā)流程圖。檢查仿真器是否處于 TLR狀態(tài)，如果不是，將會給出出錯信息。檢查目標(biāo)電壓檢測引腳是否上電； 確 認(rèn)沒有調(diào)試器工作于多處理器模式； 圖 35 CCS配置完成圖 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 20 仿真復(fù)位程序執(zhí)行的功能有： (7)點擊“ next”，進行 gel文件選擇，選擇“ F2812． gel”，按“ Finish”按鈕完成設(shè)置。’，由于我的目標(biāo)板為一片 F2812，所以按“ Add Single39。 (5)點擊“ next’進入端口號設(shè)置， I/O Port設(shè)置為 0x240。點擊下面‘ 39。 (若以前沒有進行過配置，可直接關(guān)閉 )。 (2)點 擊桌面圖標(biāo)“ Setup ”，啟動 CCS Setup程序。 RTDX插件、主機接口和 API CCS 的配置 設(shè)計 概念性規(guī)劃 編程和編譯創(chuàng)建工 程文件、編寫源程序和配置文件 調(diào)試語法檢查，探測點設(shè)置和日志保存 分析、實時調(diào)試、統(tǒng)計和跟蹤 圖 34 CCS 功能 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 19 CCS Setup步驟，在設(shè)計中采用的 F2812芯片以及 CCS2． 0開發(fā)環(huán)境。 CCS集成開發(fā)環(huán)境 (IDE) CCS包括如下各部分： 它采用 Windows風(fēng)格界面，集編輯、編譯、鏈接、軟件仿真、 硬件調(diào)試及實時跟蹤等功能于一體，極大地方便了 DSP程序的設(shè)計與開發(fā)。 輸入來自輸入移位器的輸出或者乘積移位器的輸出。將累加器的高位字和低位字在送入數(shù)據(jù)存儲器之前進行移位。接收來自 CALU的輸出，并且可以根據(jù)進位位（ C）的值來實現(xiàn)移位。實現(xiàn)大動態(tài)范圍內(nèi)的算數(shù)和邏輯運算。 中央邏輯模塊 32 位中央算數(shù)邏輯模塊（ ALU）完成 2 的補碼的算數(shù)和布爾運算。 乘法器接收以下兩個 32 位的輸入： 輸入（乘數(shù)）總 是來自臨時寄存器 TREG，在乘法之前把數(shù)據(jù)讀數(shù)據(jù)總線的值TREG 乘法器 PREG 乘積移位器（ bit） MUX 32 64 仿真 控制模塊 仿真信號 時鐘控制信號 復(fù)位和中斷信號 寄存器接口信號 CPU 圖 34 乘法部分 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 18 加載到臨時寄存器； 輸入（被乘數(shù)） 來自數(shù)據(jù)存儲器或程序存儲器。 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 17 圖 33 CPU內(nèi)部功能框圖 DSP 乘法器可以在一個周期內(nèi)完成 32*32 位的 2 的補碼的乘法運算，乘積為64 位。接口信號單元完全能夠是存儲器、外設(shè)、時鐘、 CPU以及調(diào)試單元的信號傳遞通道。譯碼和執(zhí)行指令，算數(shù)、邏輯和移位操作，控制 CPU寄存器以及數(shù)據(jù) /程序存儲器之間的數(shù)據(jù)傳輸?shù)炔僮鳌? F2812 內(nèi)核 F2812 內(nèi)核主要包括中央處理單元（ CPU）、測試單元、存儲器以及外設(shè)的接口單元 4 個部分，如圖 33 所示。 F2812 有 8 級帶有流水線存儲器訪問流水線的保護機制，使 F2812 高速運行時不需要大容量的快速存儲器。 F2812 處理器內(nèi)核包括一個 32*32 位的乘法累加（ MAC）單元，能夠完成 64位的數(shù)據(jù)處理，從而使該處理器能夠?qū)崿F(xiàn)更高精度的處理任務(wù)。 中央處理單元（ CPU） F2812 處理器采用 C/C++編寫的軟件，效率很高，可以應(yīng)用高級語言編寫系統(tǒng)程序，也能 夠采用 C/C++開發(fā)高效的數(shù)學(xué)算法。每個組輸出一個中斷請求信號給 CPU即 PIE 的輸出 INTx（ x=1,2?? 12）對應(yīng) CPU中斷輸入的 INT1~INT12。由于 CPU沒有足夠的中斷源來管理所有的片上外設(shè)中斷請求，所以在 TMS320F28x 系列 DSP 中設(shè)置了一個外設(shè)中斷擴展控制器南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 16 （ PIE）來管理片上外設(shè)和外部引腳引起的中斷請求。 CPU中斷有32 個中斷源，包括 RESET、 NMI、 EMUINT、 ILLEGAL、 12 個用戶自定義的軟件中斷 USER1~USER12 和 16個可屏蔽中斷（ INT1~INT1 RTOSINT 和 DLOGINT）。 TMS320F28X 系列 DSP 芯片上都有非常豐富的外設(shè)，每個片上 外設(shè)均可產(chǎn)生中斷請求。 TMS320F2812 的內(nèi)部存儲空間在邏輯上有低 64K 位程序空間和高 64 位數(shù)據(jù)空間，但物理上已將程序空間和數(shù)據(jù)空間統(tǒng)一為一個總大小為 128K 位的存儲空間，各總線按優(yōu)先級由高到低的順序為：數(shù)據(jù)寫、程序?qū)?、?shù)據(jù)讀、程序讀。 為了使系統(tǒng)有較快的工作速度，除了定時器和 SCI 等少數(shù)需要低俗時鐘的地方，其他外設(shè)均可以再 150MHz 時鐘下工作。 （ 4）多通道選擇模式使能每個通道的塊傳輸 F2812 系統(tǒng)配置 下面通過對 TMS320F2812 的時鐘，存儲空間和中斷介紹 DSP 的基本系統(tǒng)配置。 （ 2）雙緩沖發(fā)送，三緩沖發(fā)送，允許連續(xù)的數(shù)據(jù)流。 （ 4） SPI 時鐘極性控制。 （ 2）主 /從操作模式。 （ 7）半雙工或全雙工操作。 （ 5）錯誤檢測：極性錯誤、過載錯誤、幀錯誤、中止錯誤等。 （ 3）可編程波特率，可編程停止位長度 1或 2位。 5. 串行通信接口（ SCIUART） 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 14 （ 1）具有 16 層的接收及發(fā)送緩沖器。 （ 6）數(shù)字回路自測試模式。 （ 4）提供接收信箱、發(fā)送信箱以及可配置的發(fā)送 /接收信箱（信箱 0/1）。 （ 2）完整的 CAN 控制器，符合 規(guī)范。 （ 3）外