【正文】 工具 ANSI C/C++編譯器 /匯編程序 /連接器； 支持 TMS320F24X/24x 的指令； 代碼編輯集成環(huán)境 DSP/BIOS； JTAG 掃描控制器（ TI）； 硬件評(píng)估版。 1. FLSASH 內(nèi)存 用戶可以通過(guò)內(nèi)部 Flash 存儲(chǔ)器固化應(yīng)用軟件以及產(chǎn)品的升級(jí)換代。 2. 事件管理器 （ Event Manager） （ 1）可編程死區(qū)設(shè)置。 （ 3） PDP 中斷為系統(tǒng)提供無(wú)條件保護(hù)。 （ 2）最快轉(zhuǎn)換時(shí)間為 60ns。 （ 5）轉(zhuǎn)換排序器可以增加通道數(shù)目，不需要 CPU的參與 4. CAN 模塊 （ 1） 0~8 位可編程數(shù)據(jù)長(zhǎng)度，帶有 32個(gè)信箱。 （ 3）發(fā)送、接收標(biāo)準(zhǔn)幀（ 11位標(biāo)識(shí)符）以及擴(kuò)展幀（ 29位標(biāo)識(shí)符）。 （ 5）提供低耗電模式，定時(shí)郵遞功能。 （ 7）可編程通信速率和中斷控制。 （ 2）異步通信格式（ NRZ）。 （ 4）數(shù)據(jù)長(zhǎng)度 1~8 位可編程。 （ 6）兩種喚醒模式：線空閑呼喚以及地址位呼喚。 （ 8）獨(dú)立的接收 /發(fā)送中斷使能位 6. 串行外圍接口（ SPI） （ 1） 1~16 位可編程數(shù)據(jù)長(zhǎng)度。 （ 3）同步的發(fā)送 /接收幀。 （ 5）支持多處理器通信 7. 多信道緩沖串行接口（ McBSP） （ 1）獨(dú)立的發(fā)送時(shí)鐘，全雙工通信。 （ 3）支持 128 個(gè)通道的發(fā)送及接收。 時(shí)鐘 TMS320F2812 的片上外設(shè)按輸入時(shí)鐘可分為如下四個(gè)組： 低速組：有 SCI、 SPI、 MCBSP，可由 LOSPCP 寄存器設(shè)置分頻系數(shù)； 高速組：包括 EVA/B、 ADC， 可由 HISPCP 寄存器設(shè)置分頻系數(shù)； OSCCLK 組：主要是看門(mén)狗電路，由 WDCR 寄存器設(shè)置分頻系數(shù)； SYSOUTCLK 組：包括 CPU定時(shí)器和 eCAN 總線，可由 PLLCCR 寄存器動(dòng)態(tài)地修改。 TMS320F2812 的內(nèi)部存儲(chǔ)空間映射圖如圖 32所示 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計(jì)（論文） 15 圖 32 ＴＭＳ３２０Ｆ２８１２的內(nèi)部存儲(chǔ)空間映射圖 TMS320F2812 為哈佛（ Harvard）結(jié)構(gòu)的 DSP，即在一個(gè)時(shí)鐘 周期內(nèi)可同時(shí)進(jìn)行一次取指令、讀數(shù)據(jù)和寫(xiě)數(shù)據(jù)的操作。 為了盡可能提高器件的工作 速度，在對(duì) Flash 寄存器使其在較高速度下工作的同時(shí)可將時(shí)間要求比較嚴(yán)格的程序、變量各堆?？臻g搬移到 H0、 L0、 L M0、M1 空間來(lái)運(yùn)行。 中斷由兩級(jí)組成，其中一級(jí)是 PLE 中斷，另一級(jí)是 CPU中斷。所有軟件中斷均屬于非屏蔽中斷。 PIE 中斷共有 96 個(gè) ，被分為 12 個(gè)組，每組內(nèi)有 8 個(gè)片上外設(shè)中斷請(qǐng)求， 96個(gè)片上外設(shè)中斷請(qǐng)求信號(hào)可記為 （ x=1,2?? 12， y=1,2?? 8）。 TMS320F28x 系列 DSP 的 96 個(gè) 可能的 PIE 中斷源中有 45 個(gè)被TMS320F2812 使用，其余的被保留作以后的 DSP 器件使用。數(shù)字信號(hào)處理器在完成數(shù)學(xué)算法和系統(tǒng)控制等任務(wù)是都具有相當(dāng)高的性能，這樣可以避免用戶在一個(gè)系統(tǒng)中需要多個(gè)處理器的麻煩。快速的中斷響應(yīng)能夠使 F2812 保護(hù)關(guān)鍵的寄存器變快速的響應(yīng)外部異步事件。專門(mén)的分支跳轉(zhuǎn)引薦減少了條件指令的反應(yīng)時(shí)間，條件存 儲(chǔ)操作更進(jìn)一步提高了 F2812 的性能。 CPU單元完成數(shù)據(jù) /程序存儲(chǔ)器的訪問(wèn)地址的產(chǎn)生。測(cè)試邏輯單元主要是用來(lái)檢測(cè)、控制 DSP 的每個(gè)部分及其運(yùn)行狀態(tài)，方便進(jìn)行調(diào)試。 乘法器模塊 乘法部分包括： （ 1） 32 位的臨時(shí)寄 存器（ TREG），他含有一個(gè)乘數(shù)； （ 2） 乘法器，他把臨時(shí)寄存器的值與來(lái)自于數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器的被乘數(shù)相乘； （ 3） 64 位的乘積寄存器（ PREG），它接收收相乘運(yùn)算的結(jié)果； （ 4） 乘積移位器，使乘積寄存器的值在送到中央算數(shù)邏輯單元或數(shù)據(jù)存儲(chǔ)器前進(jìn)行移位定標(biāo)。如圖 34 所示。 乘積移位器可四種形式的移位，由狀態(tài)寄存器 STI 中的乘積移位模式位（ PM）確定，乘積移位器可把乘積結(jié)果送到中央算數(shù)邏輯單元或者經(jīng)指令 SPH（ SPL）將乘積移位器的高位字（低位字）送到數(shù)據(jù)存儲(chǔ)器。 中央算數(shù)邏輯部分的主要組成如下： 中央算數(shù)邏輯單元（ CALU）。 32 位累加器（ ACC）。 輸出位移器。 中央算數(shù)邏輯單元有兩個(gè)輸入： 輸入總是來(lái)自累加器（所有的加減法指令都隱含累加器作為一個(gè)操作數(shù)）。 CCS 概述以及配置 CCS 概述 CCS(Code Composer Studio)是 11推出的用于開(kāi)發(fā)其 DSP芯片的集成開(kāi)發(fā)環(huán)境。 CCS支持如圖所示 34的開(kāi)發(fā)周期的所有階段。 CCS代碼生成工具 DSP／ B10S插件程序和 API (1)雙擊 TDS510USB． A用戶光盤(pán)上的 Setup． exe，按照提示安裝 TDS510USBA仿真工具支持軟件。 (3)出現(xiàn)“ Import Configuration”窗口，點(diǎn)擊 clear，然后關(guān)閉。 (4)雙擊中間列的“ F28xxXDS510 Emulator”，彈出“ Board Properties”，點(diǎn)擊“ Autogenerate board file”選擇下拉框“ Auto— generate board file with extra configuration”。Browse”按鈕，在我的 CCS目錄下找到“ Wtusb5102． efg”，進(jìn)行“打開(kāi)”配置。 (6)點(diǎn)擊“ next39?！砑?TMS320C28xx。 配置成功后，出現(xiàn)界面如圖 35所示。檢查仿真器硬件的 I／ O地址正確與否； 復(fù)位測(cè)試總線控制器； 置仿真器于測(cè)試邏輯復(fù)位狀態(tài)； 軟件開(kāi)發(fā)流程及代碼生成工具 軟件開(kāi)發(fā)流程 代碼生成工具奠定了 CCS所提供的開(kāi)發(fā)環(huán)境的基礎(chǔ)。圖中框內(nèi)部分表示通常的 C語(yǔ)言開(kāi)發(fā)途圖３－６軟件開(kāi)發(fā)流程圖 C 源文件 宏源文件 Ｃ匯編器 匯編源文件 匯編器 COFF目標(biāo)格式 鏈接器 可執(zhí)行的 COFF文件 TMS320DSP 文檔管理器 宏庫(kù) 文檔管理器 目標(biāo)文件庫(kù) １６進(jìn)制轉(zhuǎn)換公用程序 ＥＰＲＯＭ編程器 交叉引用列表器 絕對(duì)列表器 運(yùn)行支持庫(kù) 調(diào)試工具 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計(jì)（論文） 21 徑，其它部分是為了強(qiáng)化開(kāi)發(fā)過(guò)程而設(shè)置的附加功能。對(duì)于用匯編語(yǔ)言編寫(xiě)的程序則直接送給匯編器進(jìn)行匯編，匯編后產(chǎn)生 COFF(公共目標(biāo)文件格式 )格式的目標(biāo)文件，再用鏈接器進(jìn)行鏈接，生成在 DSP上可執(zhí)行的 COFF格式的目標(biāo)代碼，并利用調(diào)試工具對(duì)可執(zhí)行的目標(biāo)代碼在基于 PC的 TMS320系統(tǒng)仿真器 (XDS)上進(jìn)行調(diào)試，以保證應(yīng)用軟件的正確無(wú)誤。 C編譯器 (C piler)將 C／ C++源程序轉(zhuǎn)換成 28x的匯編語(yǔ)言源代碼。匯編器 (assembler）把匯編語(yǔ)言源文件翻譯成機(jī)器語(yǔ)言目標(biāo)文件．源文件可包括指令、匯編器偽指令、宏偽指令等，機(jī)器語(yǔ)言格式為公用目標(biāo)格式 (COFF)。鏈接器： (1inker)把多個(gè)目標(biāo)文件組合成單個(gè)可執(zhí)行目標(biāo)模塊。連接器的輸入是可重定位的目標(biāo)文件和目標(biāo) 庫(kù)文件。文檔管理器 (archiver)允許你把一組文件收集到一個(gè)歸檔文件中。 如果沒(méi)有絕對(duì)列表器，這些操作將需要冗長(zhǎng)乏味的 手工操作才能完成。交叉引用列表器 (cross__reference lister)它用目標(biāo)文件產(chǎn)生參照列表文件，可顯示 符號(hào)及其定義，以及符號(hào)所在的源文件。對(duì) F2812的開(kāi)發(fā)軟件環(huán)境 ，這些都是應(yīng)用 F2812的必要工作。 由于實(shí)際條件的限制，本論文設(shè)計(jì)中的實(shí)現(xiàn)是直接接收由信號(hào)發(fā)生器產(chǎn)生的電壓信號(hào)，通過(guò)片內(nèi) A/D 轉(zhuǎn)換輸入，而后經(jīng)過(guò)軟件抗混疊濾波，然后進(jìn)行 FFT 變換，再通過(guò) D/A 轉(zhuǎn)換進(jìn)行輸出。 A/D 轉(zhuǎn)換模塊 F2812內(nèi)嵌一個(gè) 12位分辨率、具有流水線結(jié)構(gòu)的 ADC轉(zhuǎn)換模塊。它能夠提供高速、高分辨率的模數(shù)轉(zhuǎn)換，并且具有令人滿意的低功率消耗和很小的芯片尺寸；經(jīng)過(guò)合理的設(shè)計(jì)，還可以提供優(yōu)異的動(dòng)態(tài)特性?？焖倬_的 n位轉(zhuǎn)換器分成兩段以上的子區(qū) (流水線 )來(lái)完成。并將差值精確放大某一固定增益后關(guān)交下一級(jí)電路處理。將上述各級(jí)粗、細(xì) A/D的輸出組合起來(lái)即構(gòu)成高精度的 n位輸出。 頻譜分析 A/D 采樣 抗混疊濾波 信號(hào)輸入 頻譜顯示 圖 41 初始實(shí)現(xiàn)框圖 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計(jì)（論文） 24 AD 轉(zhuǎn)換器的主要技術(shù)指標(biāo) (1)分辨率 (Resolution)指數(shù)字量變化一個(gè)最小量時(shí)模擬信號(hào)的變化量，定義為滿刻度與 2n的比值．分辨率又稱精度，通常以數(shù) 字信號(hào)的位數(shù)來(lái)表示。 (2)轉(zhuǎn)換速率 (Conversion Rate)是指完成一次從模擬轉(zhuǎn)換到數(shù)字的 AD轉(zhuǎn)換所需的時(shí)間的倒數(shù)。采樣時(shí)間則是另外一個(gè)概念，是指兩次轉(zhuǎn)換的間隔。因此有入習(xí)慣上將轉(zhuǎn)換速率在數(shù)值上等同于采樣速率也是可以接受的。 F2812的最高采樣頻率為 12． 5 Msps，這是由 F2812上 ADC的最快 80ns的轉(zhuǎn)換時(shí)間來(lái)決定的。通常是 1個(gè)或半個(gè)最小數(shù)字量的模擬變化量，表示為 1LSB、1/2LSB。盡管在模數(shù)轉(zhuǎn)換模塊中有多個(gè)輸入通道和兩個(gè)排序器，但僅有一個(gè)轉(zhuǎn)換器件。 圖 44 F2812 ADC 模塊功能圖 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計(jì)（論文） 25 兩個(gè) 8通道模塊能夠自動(dòng)排序，每個(gè)模塊可以通過(guò)多路選擇器 (MUX)選擇 8通道中的任何一個(gè)通道：在級(jí)聯(lián)模式下，自動(dòng)排序器將變成 16通道。自動(dòng)排序器允許對(duì)同一個(gè)通道進(jìn)行多次采樣， 用戶可以完成過(guò)采樣算法，這樣可以獲得更高的采樣精度。 兩個(gè)采樣和保持 (S/H)器。 模擬輸入電壓范圍： OV3V。 16通道模擬輸入。 排序器可以工作在兩個(gè)獨(dú)立的 8通道排序器模式，也可以工作在 16通道級(jí)聯(lián)模式。 1靈活的中斷控制，允許每個(gè)或每隔一個(gè)序列轉(zhuǎn)換結(jié)束產(chǎn)生中斷請(qǐng)求。 1 EVA和 EVB可以獨(dú)立觸發(fā)，工作在雙觸 發(fā)模式。 1只有 F2811/F2812芯片的 B版本以后的芯片才有增強(qiáng)的重疊排序器功能。這里的狀態(tài)是指排序器內(nèi)能夠完成的 ADC自動(dòng)轉(zhuǎn)換通道的個(gè)數(shù)。 對(duì)于這兩種排 序器模式，模數(shù)轉(zhuǎn)換模塊 ADC 都可以對(duì)一系列轉(zhuǎn)換進(jìn)行自動(dòng)排序，每次模數(shù)轉(zhuǎn)換模塊收到一個(gè)開(kāi)始轉(zhuǎn)換請(qǐng)求，就能自動(dòng)地完成多個(gè)轉(zhuǎn)換。轉(zhuǎn)換結(jié)束后，所選通道轉(zhuǎn)換的數(shù)字量保存到相應(yīng)的結(jié)果寄存器 (ADCRESULTn)中。 在雙排序器連續(xù)采樣模式下，一旦當(dāng)前工作的排序器完成排序，任何一個(gè)排序器的掛起 ADC 開(kāi)始轉(zhuǎn)換都會(huì)開(kāi)始執(zhí)行。如果 SEQI和 SEQ2 的 SOC 請(qǐng)求都沒(méi)掛起，且 SEQI 排序器有更高的優(yōu)先級(jí)，這時(shí)假如 ADC 模塊正在處理 SEQI， SEQI 和 SEQ2 同時(shí)產(chǎn)生 SOC 請(qǐng)求，當(dāng) ADC 完成 SEQl 的有效排序后，將會(huì)立即處理新的 SEQI 的轉(zhuǎn)換請(qǐng)求， SEQ2 的轉(zhuǎn)換請(qǐng)求仍然被掛起。對(duì)于每一個(gè)轉(zhuǎn)換 (或在同步采樣模式中的一對(duì)轉(zhuǎn)換 )， CONVxx 聯(lián)位確定采樣和轉(zhuǎn)換的外部模擬量輸入引腳。例如，如果 CONVxx 位的值是 0101b， ADCINA5就被選為輸入引腳。在同步采樣模式， CONVxx 寄存器的最高位不起作用，每個(gè)采樣和保持緩沖器對(duì) CONVxx寄存器低 3位確定的引腳進(jìn)行采樣。如果 CONVH 寄存器的值是 1001b， ADCINA1 由采樣和保持器 A來(lái)采樣，ADCINB1 由采樣和保持器 B來(lái)采樣。采樣和保持器 A轉(zhuǎn)換的結(jié)果保存到當(dāng)前的 ADCRESULTn 寄存器 (如果排序器已經(jīng)復(fù)位， SEQl 的結(jié)果放在ADCRESULT0)。 ADC 時(shí)鐘的預(yù)定標(biāo) 外設(shè)時(shí)鐘 HSPCLK是通過(guò) ADCTRL3寄存器 的 ADCCLKPS[3： 0]位來(lái)分頻的，然后再通過(guò)寄存器 ADCTRLl中的 CPS位進(jìn)行 2分頻。這些位并不影響采樣 /保持和轉(zhuǎn)換過(guò)程，但通過(guò)擴(kuò)展變換脈沖的長(zhǎng)度可以增加采樣時(shí)間的長(zhǎng)度，如圖 47所示。從而產(chǎn)生不同速度的操作時(shí)鐘。 ADC 的內(nèi)核時(shí)鐘計(jì)算如下： )1]7[10 ] ) / ( 2:D C C L K PS[ 3/( ??? A D C TR LAH S P C LKA D C LK 式 (41) ADC模塊時(shí)鐘選擇，如表 。使用同序采樣模式， 雙序列發(fā)生器模式，內(nèi)核時(shí)鐘分頻為 。中斷服務(wù)程序?qū)?A/D轉(zhuǎn)換結(jié)果讀入數(shù)組 XCLKIN PLLCR[3:0] HISPCLK ADCTRL[41] ADCTRL[7] ADC_CLK ADCTRL[118] SH 1010b HSPCP=1 ADCLKPS=15 CPS=0 ACQ_PS=0 30MHz 150MHz 75MHz SH脈沖時(shí)鐘 =