【正文】 了保證轉(zhuǎn)換的正確完成，采樣速率 (Sample Rate)必須小于或等于轉(zhuǎn)換速率。 (3)量化誤差 (Quantizing Error)由于 AD的有限分辨率而引起的誤差，即有限分辨率 AD的階梯狀轉(zhuǎn)移特性曲線與無限分辨率 AD(理想 AD)的轉(zhuǎn)移特性曲線 (直線 )之間的最大偏差。 F2812的 ADC模塊的功能框圖如圖 44所示。 ADC模塊主要包括以下特點(diǎn)： 12位模數(shù)轉(zhuǎn)換模塊 ADC。 快速的轉(zhuǎn)換時間， ADC時鐘可以配置為 25MHz，最高采樣帶寬為 12． 5MSPS。 16個結(jié)果寄存器存放 ADC的轉(zhuǎn)換結(jié)果，轉(zhuǎn)換后的數(shù)字量表示為 3 A D C L 04095 ??? 輸入模擬值數(shù)字值 有多個觸發(fā)源啟動 ADC轉(zhuǎn)換 (SOC） S/V：軟件立即啟動： EVA：事件管理器 A(在 EVA中有多個事件源可啟動 AD轉(zhuǎn)換）； EVB：事件管理器 B(在 EVB中有多個事件源可啟動 AD轉(zhuǎn)換）； 外部引腳。 1采樣保持 (S/H)采集時間窗口有獨(dú)立的預(yù)定標(biāo)控制。單排序器模式 (級聯(lián)構(gòu)成 16狀態(tài) )如圖 45所示，雙排序器模式 (兩個相互獨(dú)立的 8狀態(tài) )如圖 46所示。用戶也可以對同一通道進(jìn)行多次采樣，從而實現(xiàn)過采樣算法，過采樣模式有利于提高采樣的精度。 ADC 可以工作在同步采樣模式或者順序采樣模式。如果 CONVxx 的值是 101lb， ADCINB3 被選為輸入引腳。轉(zhuǎn)換器首先轉(zhuǎn)換采樣和保持器 A 中鎖存的電壓量，然后轉(zhuǎn)換采樣和保持器 B 中鎖存的電壓量。此外， ADC模塊還通過擴(kuò)展采樣，獲取周期進(jìn)行調(diào)整信號源阻抗，這由 ADCTRLI寄存器中的 ACQ_PS3_O位控制。圖 48 給出了 ADC 模塊的時鐘的選擇方法。 程序首先對 A/D進(jìn)行初始化，當(dāng) A/D非常忙時，主程序進(jìn)入死循環(huán)；當(dāng) A/D正常轉(zhuǎn)換完畢后，進(jìn)入中斷服務(wù)子程序。 A/D 轉(zhuǎn)換 F2812 的實現(xiàn) 運(yùn)用 TMS320F2812片內(nèi)集成的 A/D轉(zhuǎn)換器進(jìn)行數(shù)據(jù)采集。 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 28 ADC 模塊有幾種時鐘預(yù)定標(biāo)方法。采樣和保持器 B轉(zhuǎn)換的結(jié)果保存在下一個 ADCRESULTn 寄存器 (如果排序器已經(jīng)復(fù)位， SEQl 的結(jié)果放在 ADCRESULTll，結(jié)果寄存器指針每次增加 2。例如，如果 CONVxx 寄存器的值是 0110b，ADCINA6 就由采樣和保持器 A(S/HA)來采樣， ADCINB6 由采樣和保持器 B(S/HB)來采樣。在順序采樣模式中， CONVxx4 位都用來確定輸入引 腳，最高位確定采用哪個采樣并保持緩沖器，其他 3位定義偏移量。例如，假設(shè)當(dāng) SEQl 產(chǎn)生 ADC 開始轉(zhuǎn)換請求時， ADC 正在對 SEQ2 進(jìn)行轉(zhuǎn)換，完成 SEQ2 的請求后會立即啟動 SEQl。對于圖 45 單 (16狀態(tài)，級聯(lián) )捧序器模式 圖 46 雙 (兩個 8 狀態(tài)，相互獨(dú)立 )排序器模式功能框圖 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 27 每個變換，可通過模擬復(fù)用器選擇 16 個輸入通道中的任何一個。 自動轉(zhuǎn)換排序器的操作原理 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 26 模數(shù)轉(zhuǎn)換模塊 ADC排序器由兩個獨(dú)立的 8狀態(tài)排序器 (SEQl和 SEQ2)構(gòu)成，這兩個排序器還可以級聯(lián)構(gòu)成一個 16狀態(tài)的排序器 (SEQ)。 1排序器可工作在啟動 /停止模式，允許“多個排序觸發(fā)”同步轉(zhuǎn)換。 自動排序功能支持 16通道獨(dú)立循環(huán)“自動轉(zhuǎn)換”，每次轉(zhuǎn)換的通道可用軟件編程選擇。 同時或順序采樣模式。對于每個通道而言，一旦 ADC轉(zhuǎn)換完成，將會把轉(zhuǎn)換結(jié)果存儲到結(jié)果寄存器 (ADCRESULT)中。 模數(shù)轉(zhuǎn)換模塊的主要特點(diǎn) 模數(shù)轉(zhuǎn)換模塊 ADC有 16個通道，可配置為 2個獨(dú)立的 8通道模塊，分別服務(wù)于事件管理器 A和 B，兩個獨(dú)立的 8通道模塊也可以級聯(lián)構(gòu)成一個 16通道模塊。常用單位是 Ksps和 Msps，表 示每秒采樣千 /百萬次 (kilo/Million Samples per Second)。積分型 AD的轉(zhuǎn)換時間是毫秒級屬低速 AD，逐次比較型 AD是微秒級屬中速 AD，全并行 /串并行型 AD可達(dá)到納秒級。 用 F2812搭建數(shù)據(jù)采集系統(tǒng)時，不必外接 ADC，避免了復(fù)雜的硬件設(shè)計，也同時提供了足夠的處理能力。首級電路的采樣 /保持器對輸入信號取樣后先由一個 m位分辨率粗刖 D轉(zhuǎn)換器對輸入進(jìn)行量化，接著用一個至少 n位精度的乘積型數(shù)模轉(zhuǎn)換器 (MDAC)產(chǎn)生一個對應(yīng)于量化結(jié)果的模 /擬電 平并送至求和電路，求和電路從輸入信號中扣除此模擬電平。流水線結(jié)構(gòu) ADC，又稱為子區(qū)式 ADC，它是一種高效和強(qiáng)大的模數(shù)轉(zhuǎn) 換器。 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 23 第四章 頻譜分析原理及其 DSP 實現(xiàn) 頻譜分析實現(xiàn)原理如圖 41所示，信號從信號發(fā)生器產(chǎn)生后先 通過串行接口接收信號，然后信號通過 ADC 進(jìn)行 AD 采樣，在片內(nèi)進(jìn)行抗混疊濾波的計算和頻譜分析，分析計算出各項指標(biāo)后通過示波器進(jìn)行顯示。 十六進(jìn)制轉(zhuǎn)換公用程序 (he)【 conversion utility)它把 COFF目標(biāo)文件轉(zhuǎn)換成 1rI— Tagged、 ASCIIhex、 Intel、 MotorolaS或 Tektronix等目標(biāo)格式，可以把轉(zhuǎn)換好 的文件下載到 EPROM編程器中。文檔管理器也 允許你通過刪除、替換、提取或添加文件來調(diào)整庫。它一邊創(chuàng)建可執(zhí)行模 塊，一邊完成重定位以及決定外部參考。 如果源程序為 C， C++語言，需調(diào)用 DSP的 C編 譯器將其編譯成匯編語言后，送 DSP的匯編器進(jìn)行匯編。檢查仿真器是否處于 TLR狀態(tài)，如果不是，將會給出出錯信息。確 認(rèn)沒有調(diào)試器工作于多處理器模式； (7)點(diǎn)擊“ next”，進(jìn)行 gel文件選擇，選擇“ F2812． gel”，按“ Finish”按鈕完成設(shè)置。 (5)點(diǎn)擊“ next’進(jìn)入端口號設(shè)置， I/O Port設(shè)置為 0x240。 (若以前沒有進(jìn)行過配置，可直接關(guān)閉 )。 RTDX插件、主機(jī)接口和 API CCS 的配置 設(shè)計 概念性規(guī)劃 編程和編譯創(chuàng)建工 程文件、編寫源程序和配置文件 調(diào)試語法檢查，探測點(diǎn)設(shè)置和日志保存 分析、實時調(diào)試、統(tǒng)計和跟蹤 圖 34 CCS 功能 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 19 CCS Setup步驟，在設(shè)計中采用的 F2812芯片以及 CCS2． 0開發(fā)環(huán)境。 CCS包括如下各部分： 輸入來自輸入移位器的輸出或者乘積移位器的輸出。接收來自 CALU的輸出，并且可以根據(jù)進(jìn)位位（ C）的值來實現(xiàn)移位。 中央邏輯模塊 32 位中央算數(shù)邏輯模塊（ ALU）完成 2 的補(bǔ)碼的算數(shù)和布爾運(yùn)算。 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 17 圖 33 CPU內(nèi)部功能框圖 DSP 乘法器可以在一個周期內(nèi)完成 32*32 位的 2 的補(bǔ)碼的乘法運(yùn)算，乘積為64 位。譯碼和執(zhí)行指令，算數(shù)、邏輯和移位操作，控制 CPU寄存器以及數(shù)據(jù) /程序存儲器之間的數(shù)據(jù)傳輸?shù)炔僮鳌?F2812 有 8 級帶有流水線存儲器訪問流水線的保護(hù)機(jī)制，使 F2812 高速運(yùn)行時不需要大容量的快速存儲器。 中央處理單元（ CPU） F2812 處理器采用 C/C++編寫的軟件，效率很高，可以應(yīng)用高級語言編寫系統(tǒng)程序，也能 夠采用 C/C++開發(fā)高效的數(shù)學(xué)算法。由于 CPU沒有足夠的中斷源來管理所有的片上外設(shè)中斷請求，所以在 TMS320F28x 系列 DSP 中設(shè)置了一個外設(shè)中斷擴(kuò)展控制器南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 16 （ PIE）來管理片上外設(shè)和外部引腳引起的中斷請求。 TMS320F28X 系列 DSP 芯片上都有非常豐富的外設(shè)，每個片上 外設(shè)均可產(chǎn)生中斷請求。 為了使系統(tǒng)有較快的工作速度，除了定時器和 SCI 等少數(shù)需要低俗時鐘的地方，其他外設(shè)均可以再 150MHz 時鐘下工作。 （ 2）雙緩沖發(fā)送，三緩沖發(fā)送，允許連續(xù)的數(shù)據(jù)流。 （ 2）主 /從操作模式。 （ 5）錯誤檢測：極性錯誤、過載錯誤、幀錯誤、中止錯誤等。 5. 串行通信接口（ SCIUART） 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 14 （ 1）具有 16 層的接收及發(fā)送緩沖器。 （ 4）提供接收信箱、發(fā)送信箱以及可配置的發(fā)送 /接收信箱（信箱 0/1）。 （ 3）外部模擬 /數(shù)字轉(zhuǎn)換以及事件（ EV）觸發(fā)的模數(shù)轉(zhuǎn)換不需要占用額外 CPU時間 （ 4）具有雙緩沖的結(jié)果寄存器，減少中斷到去的轉(zhuǎn)換結(jié)果所需要的時間。 （ 2）定時器 /比較器模塊減少了 CPU 完成事件定時、采樣循環(huán)以及 PWM 生成等任務(wù)的開銷。 （ 18） 低功耗模式和節(jié)能模式 支持空閑模式、等待模式、掛起模式； 停止單個外圍的時鐘 圖 31 F2812 功能框圖 （ 19） 封裝方式 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 13 帶外部存儲器存儲器借口的； 179 引腳的球形觸點(diǎn) BGA 封裝 帶外部存 儲器借口的 176 引腳低剖面四芯線扁平 LQEP 封裝 （ 20） 溫度選擇 A： 40℃ ~+85℃ S： 40℃ ~+125℃ F2812 功能模塊 下面主要介紹 F2812DSP 集成的主要功能模塊。 （ 13） 串口外圍設(shè)備 串行外圍接口（ SPI）； 兩個串行通信接口（ SCIs），標(biāo)準(zhǔn)的 UART； 改進(jìn)的局域網(wǎng)絡(luò)（ eCAN） 多通道緩沖串行接口（ McBSP）和串行外圍接口模式。 （ 7） 時鐘與系統(tǒng)控制 支持動態(tài)的改變鎖相環(huán)的頻率； 片內(nèi)震蕩器； 看門狗定時器模塊。 F2812 硬件結(jié)構(gòu) TMS320F2812 高速的運(yùn)算能力、強(qiáng)大的實時處理能力和高度集成化的設(shè)計結(jié)構(gòu)，使得它在控制領(lǐng)域內(nèi)得到了人們的青睞， F28X 系列芯片的主要性能如下： （ 1） 高性能靜態(tài) CMOS（ Stctic CMOS0）技術(shù)： 150MHz（時鐘周期為 ） 低功耗（核心電壓為 ， I/O 口電壓為 ）； Flash 編程電壓為 。 南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 10 第三章 . F2812 板及其開發(fā)環(huán)境 CCS F2812 結(jié)構(gòu) TMS320F2812 是 TI公司的一款用于控制的高性能，多功能，高性價比的 32位定點(diǎn) DSP 芯片。目前， 3． 3V供電的低功耗高速 DSP芯片己大量使用。如果有功能強(qiáng)大的開發(fā)工具的支持，如 C語言支持，則開發(fā)的時問就會大大縮短。 TMS320系列大部分定點(diǎn) DSP芯片的字長為 16位，但有的公司的定點(diǎn)芯片為 24位，如 Motorola公司的 MC56001等。因此跟據(jù)實際系統(tǒng)的應(yīng)用情況，需確定一個價格適中的 DSP芯片。 (7)BOPS：即每秒執(zhí)行十億次操作。 (5)MOPS：即每秒執(zhí)行百萬次操作。 (3)FFT執(zhí)行時間：即運(yùn)行一個 N點(diǎn) FFT程序所需的時間。 DSP芯片的運(yùn)算速度可以用以下幾種性能指標(biāo)來衡量。只有選定了 DSP芯片才能進(jìn)一步設(shè)計其外圍電路及系統(tǒng)的其他電路。 功耗： TMS320C2021采用 5V或 3． 3V高性能靜態(tài) CMOS技術(shù)，使控制器的功耗大大減小，從而提高了控制器的實時控制能力。利用閃速存儲器存儲程序，不僅能降低成本，減小體積，而且系統(tǒng)升級也比較方便。 運(yùn)算速度：單周期指令執(zhí)行時間為 50ms、 35ns或 25ns，即運(yùn)算能力為 20MIPS、28． 5MIPS或 40MIPS?？焖俚闹噶钪芷谑沟?DSP芯片夠?qū)崟r實現(xiàn)許多 DSP應(yīng)用。 TMS32021中的另一個特殊指令是 LTD，它在一個指令周期內(nèi)完成 LT、DMOV和 APAC三條指令。如果采用特殊的 DSP指令或采用 TMS320C54x等新一代的 DSP芯片，可進(jìn)一步降低 FIR抽頭的計算時間。在 TMS320系列中，由于具有專用的硬件乘法器，乘法可在一個指令周期內(nèi)完成。對每個濾波器抽頭，必須做一次乘法和一次加法。例如．在第 N個指令取指時，前一個指令即第 N1個指令正在譯碼。第 — 代采用南京郵電大學(xué) 2021 屆本科生畢業(yè)設(shè)計（論文） 6 TMS320處理器采用 2級流水線，第二代采用 3級流水線，第三代采用 4級流水線，而TMS320C54則采用 6級流水線。如TMS320C30具有 64個字的 Cache。諾曼結(jié)構(gòu)則是將指令、數(shù)據(jù)、地址存儲在同一存儲器中，統(tǒng)一編址，依靠指令計數(shù)器提供的地址來區(qū)分是指令、數(shù)據(jù)還是地址。 哈佛結(jié)構(gòu) 哈佛結(jié)構(gòu)是不同于傳統(tǒng)的馮 TMS320系列