【正文】 MS、 TDO、 TDI、 _________TPST 、 TCK、 EMU0、 EMU1共 7 個引腳接出，做成一個如圖 45 所示的標(biāo)準(zhǔn)的 14 針插座，就可以供仿真器調(diào)試目標(biāo)板。該AD9201 上運(yùn)行的電壓從 至 。 ? 封裝規(guī)模小 AD9201 提供完整綜合功能的緊湊的 28 引腳 SSOP 封裝。邏輯復(fù)用器是由 SELECT 決定輸出情況，其輸出可由 CHIPSELECT 來設(shè)定其是否處 于高阻態(tài)。 R E F T QR E F B QR E F B IR E F T ID 9( M S B )D8D7D6D5D4D3D2D1D 0( L S B )I N A II N B IS e le c tC l oc kI N A QI N A QR E P S E N S EC H I P S E L E C TS L E E PW R F FA V S SA V D DDVDDD V S SP or tP or t5k10uF 10uF10uF10uF0. 1uF0. 1uF5k10uF 10uFA D 920 1 圖 45 0~2V 模擬信號輸入的原理圖 該款 AD 的設(shè)計方案 AD9201 的輸入信號主要有模擬信號和數(shù)字控制信號輸入。具體的與 DSP連接原理圖如圖 46 所示。它是一個可編程 16 位。該轉(zhuǎn)換器是雙 10 位電壓輸出數(shù)模轉(zhuǎn)換器，具有靈活的 3 線串行接口。數(shù)字控制信號主要是 CHIP SELECT， CLOCK， SELECT 和 SLEEP，其都是由 AVDD 和 AVSS 來參考，其中轉(zhuǎn)換門限為 AVDD/2。 AD9201 有不同的輸入方式，本設(shè)計是采用輸入信號在 0~2V，參考電壓為2V。 一個采樣保持功能，在每個階段，容許一個新的采樣進(jìn)來，第一個階段被操作，而且下一個階段還可繼續(xù)處理前面的采樣，這種“管線處理”使得在一個采樣進(jìn)來和相應(yīng)輸出到輸出緩存之間，存在三個時鐘周期。 ? 在大多數(shù)應(yīng)用中，片上模擬輸入緩沖器無需外部運(yùn)算放大器。 AD9201 是一款雙通道的 10bit，采樣率為 20MHz的 CMOS ADC，還集成了兩個輸入緩沖放大器，一個內(nèi)部電壓參考和多路數(shù)字輸出緩沖器 ]12[ 。圖 44 是 JTAG 14 針接口上的信號定義。 JTAG 接口 20 世紀(jì) 70 年代末，由于電子技術(shù)的發(fā)展， PC 的密度增加，芯片封裝變小，傳統(tǒng)測試的局限性日益顯現(xiàn)。 對于復(fù)位電路的設(shè)計，一方面應(yīng)確保復(fù)位的低電平時間足夠長（一般需要20ms 以上），保證 DSP 可靠復(fù)位；另一方面應(yīng)確保電路具有良好的穩(wěn)定性，防止 DSP 誤復(fù)位。 CE、 OE、 WE 東北電力大學(xué)本科畢業(yè)設(shè)計論文 22 和存儲器空間分配由邏輯單元譯碼產(chǎn)生分配情況見表 41，由 DSP 的存儲器映射關(guān)系（見圖 22， 23）可知當(dāng) DROM=0 時，對于 映射到 0x0000 0x7FFF 的數(shù)據(jù)區(qū)用戶只能使用 0x4000 0x7FFF ]20[ 。系統(tǒng)內(nèi)編成 電壓 CCV 提供。 當(dāng) ___WE 處在低電平讀狀態(tài)時，控制 IS61C6416 的讀寫， ___UB 寫高位數(shù)據(jù)， ___LB寫低位數(shù)據(jù)。即 CLKMD CLKMDCLKMD3 分別設(shè)置為“ 0”、“ 0”、“ 1”。 TPS767D318 是一個雙輸出電壓為分離電源，輸出電流范圍 0~，可調(diào)輸出 ， ，該器件具有快速瞬態(tài)響應(yīng)和超低 85 A? 典型靜態(tài)電流、熱關(guān)斷保護(hù)的每一個調(diào)節(jié)，有 28 引腳 Power PADE 的 TSSOP 封裝等優(yōu)勢 。 3） 系統(tǒng)至少擴(kuò)充一定數(shù)量的 RAM。 FFT 的仿真結(jié)果 使用 仿真，得到的輸入信號的時域波形、頻譜圖及輸出信號的功率譜如圖 34， 35， 36 所示。 功率譜的計算 用 FFT 計算 x(n)的頻譜，即計算 ????? 10 )()(NnnkNWnxkX （ 323） )(kX 一般是實(shí)部 )(kXR 和虛部 )(kXI 組成的復(fù)數(shù)，即 )(kX = )(kXR +j )(kXI （ 324） 因此， 只需要將 FFT 變換好的數(shù)據(jù)按照虛部的平方加上實(shí)部的平方， 然后再對得到的數(shù)據(jù)進(jìn)行開方，就能得到功率譜密度 ]19[ 。這樣可以提高運(yùn)算速度，但要占用更多的內(nèi)存。 2， 6 166。 FFT 算法 碼位倒置 FFT 的碼位倒置實(shí)際上是將輸入數(shù)據(jù)進(jìn)行位倒序，以便在輸出時得到正確的序列，以 N=8 為例說明碼位倒置的原理。在基 2FFT 中，N=2M，共有 M 級運(yùn)算，每級有 N/2 個 2 點(diǎn) FFT 蝶形運(yùn)算，因此 N 點(diǎn) FFT 共有（ N/2） log2N 個蝶形運(yùn)算。 WN具有對稱性 W kN =W 2/NkN? 和周期性 W kN =W NkN? ，如圖 31 所示 N=8 時NW 的對稱性和周期性。 所謂的組合算法就是把 2N 點(diǎn)的實(shí)信號組合成 N 點(diǎn)的復(fù)數(shù)序列，然后進(jìn)行 N點(diǎn)的復(fù)數(shù) FFT 變換，最后把 N 點(diǎn)的結(jié)果分解成 2N 點(diǎn)的實(shí)數(shù)。 東北電力大學(xué)本科畢業(yè)設(shè)計論文 15 第 3 章 FFT 原理及其實(shí)現(xiàn) FFT 原理 快速傅里葉變換（ FFT）是一種高效實(shí)現(xiàn)離散傅里葉變換的算法，在數(shù)字信號處理系統(tǒng)中， FFT 作為一個非常重要的工具經(jīng)常被使用，甚至成為 DSP 運(yùn)算能力的一個考核因素。具體使用情況可以參閱文獻(xiàn)[17]。 E X P 編碼器來自累加器 A來自累加器 BBA6送入 T 圖 28 指數(shù)編碼器的結(jié)構(gòu) ?CPU 狀態(tài)和控制寄存器 TMS320C54x CPU 中有三個狀態(tài)和控制寄存器，分別為狀態(tài)寄存器 ST0、狀態(tài)寄存器 ST1 和處理器方式狀態(tài)寄存器 PMST。 指數(shù)編碼器的結(jié)構(gòu)如圖 28 所示。TMS320C54x 中的比較、選擇 和存儲單元（ CSSU）就是專門為 Viterbi算法設(shè)計進(jìn)行加法 /比較 /選擇（ ACS）運(yùn)算的硬件單元，其功能框圖如圖 27 所示。 D B 15~ D B 0C B 15~ C B 0M U X符號控制桶形移位器（ 16~ 31 ）M S W / L S W寫選擇E B 15~ E B 0累加器 A累加器 B4040B AD C1616S X MTC （測試位） T ： 16~ 31A S M （ 4~ 0 ） ： 16~ 15指令寄存器立即數(shù) ： 16~ 15 或 0~ 1540A L UC S S U16 圖 25 40 位桶形移位器的功能框圖 東北電力大學(xué)本科畢業(yè)設(shè)計論文 11 ? 乘法器 /加法器單元 TMS320C54x CPU 中的 MAC 單元有一個 17 位 17 位的硬件乘法器，并且附帶了一個 40 位的專用加法器，可以在單周期內(nèi)完成一次乘法累加運(yùn)算。它能對輸入的數(shù)據(jù)進(jìn)行 0~31 位的左移和 0~16 位的右移操作。除存儲操作指令（ ADDM、ANDM、 ORM 和 XORM）外， ALU 的運(yùn)算結(jié)果通常都被傳送到目的累 加器（累加器 A 和 B）。 TMS320C54x 的中央處理單元（ CPU） 中央處理單元（ CPU ]15[ ）是 DSP 芯片的核心部件，它的性能直接關(guān)系到 DSP器件的性能。 I/O 存儲器空間有 64K 字尋址范圍（ 0000H~FFFFH）且只存在于片外。 ? 數(shù)據(jù)存儲器 通過對處理器方式狀態(tài)寄存器 PMST 的 DROM 位的設(shè)置，將片內(nèi) ROM 映射到數(shù)據(jù)存儲空間（ DROM=1）或映射到程序存儲空間（ MP/ ______MC =0），這樣，就可以用指令將片內(nèi) ROM 作為數(shù)據(jù)存儲器中的數(shù)據(jù) ROM 來讀取。 圖 22 TMS320VC5402 存儲器 分配圖 圖 23 TMS320VC5402 擴(kuò)展程序存儲圖 東北電力大學(xué)本科畢業(yè)設(shè)計論文 9 ?程序存儲器 通過 MP/ ______MC 和 OVLY 位的設(shè)置，可以實(shí)現(xiàn)對片內(nèi)存儲器（ ROM、 RAM）的配置，即哪些片內(nèi)存儲器屬于程序存儲器空間。 程序存儲器空間存放要執(zhí)行的指令和執(zhí)行中所用的系數(shù)表。 ? 3 條數(shù)據(jù)總線（ CB、 DB 和 EB） 3 條數(shù)據(jù)總線（ CB、 DB 和 EB）將內(nèi)部各單元（如 CPU、數(shù)據(jù)地址生成電路、程序地 址生成電路，片內(nèi)外圍設(shè)備以及數(shù)據(jù)存儲器）連接在一起。 TMS320C54x 的總線結(jié)構(gòu) TMS320C54x DSP 采用先進(jìn)的哈佛結(jié)構(gòu)和 8 總線結(jié)構(gòu) ]15[ ，其獨(dú)立的程序總線和數(shù)據(jù)總線允許同時讀取指令和操作數(shù)，實(shí)現(xiàn)高度的并行操作。 DSP處理器型號眾多，本設(shè)計選用的是 TI 公司的 TMS320VC5402 芯片，其內(nèi)部結(jié)構(gòu)圖如圖 21 所示。具體原理圖如圖 11 所示。硬件方面設(shè)計主要原理是：通過信號發(fā)送器產(chǎn)生的 0~2V 模擬信號，經(jīng)過 AD 采樣，送到 DSP進(jìn)行 FFT 數(shù)字處理等過 程后，由 DA 將數(shù)字信號轉(zhuǎn)化成模擬信號，再通過示波器來顯示，完成頻譜分析，其間的時序控制和地址碼編譯由 CPLD 完成。由于該設(shè)計所包含的內(nèi)容很廣泛，在正式的開始寫之前，本人首先查閱過很多關(guān)于DSP 方面的資料，以利于對該課題有了一個很全面的宏觀把握，并且與指導(dǎo)老師進(jìn)行溝通，只有這樣才會對自己的課題有一個更深入的了解。頻譜分析儀 MS2711D的頻率掃描寬度： 6Hz~。 ATTEN 的 AT606 的靈敏度為 ? 1dB。 ATTEN 的 AT606 的輸入頻率范圍 ~650MHz； MS2711D 的頻率范圍 60K~3GHz，而 Anritsu 安立的 MS2665C 頻譜儀輸入頻率范圍：9KHz~，整體而言，目前輸入頻率范圍有所擴(kuò)大。低頻頻譜分析儀向 著數(shù)字分析、快速實(shí)時分析發(fā)展；高頻和微波頻普儀向著寬掃頻、全景顯示發(fā)展。 70 年代末，隨著集成電路技術(shù)，快速 A/D 變換技術(shù)，頻率合成技術(shù)，數(shù)字存儲技術(shù)，尤其是微處理器技術(shù)的飛速發(fā)展，頻譜儀的技術(shù)指標(biāo)大幅度提高。直接法就是先計算N個數(shù)據(jù)的傅里葉變換，然后取頻域和其共軛的乘積得到功率譜；間接法則是先計算 N個樣本數(shù)據(jù)的估計自相關(guān)函數(shù)，然后再計算自相關(guān)數(shù)據(jù)的傅里葉變換得到功率譜。在雷達(dá)信號處理中可以根據(jù)回波信號的功率譜密度、譜峰的寬度、高度和位置可以確定運(yùn)動目標(biāo)的位置、輻射強(qiáng)度和運(yùn)動速度。規(guī)則信號可以用明確的數(shù)學(xué)關(guān)系式來描述，而隨機(jī)信號一般不可能用清楚的數(shù)學(xué)關(guān)系式來描述，也無法預(yù)測其未來瞬間的精確值，對于這些隨機(jī)性質(zhì)的數(shù)據(jù)只 能用概率和統(tǒng)計平均的方法來描述，比如均值、均方差、方差、概率密度函數(shù)、概率分布函數(shù)、相關(guān)函數(shù)以及功率譜密度函數(shù)等。 20 世紀(jì) 60 年代，Coolley 和 Tuckey 提出了 FFT，可以將運(yùn)算減少到（ 2/N ） log N2 次乘法。 根據(jù)采樣定律，一個頻帶有限的信號，可以對它進(jìn)行時域采樣而不丟失任何信息， FFT 變換則說明對于時間有限的信號（有限長序列），也可以對其進(jìn)行頻域采樣，而不丟失任何信息。 FFT 運(yùn)算時間與取樣點(diǎn)數(shù)成對數(shù)關(guān)系，頻譜分析儀需要高頻率、高分辨率和高速運(yùn)算時，要選用高速的 FFT 硬件，或者相應(yīng)的數(shù)字信號處理器（ DSP）。 目前半導(dǎo)體工藝水平可制成分辨率 8 位和取樣率 4GS/S 的 ADC 或者分辨率12 位和取樣率 800MS/S 的 ADC，亦即，原理上儀器可達(dá)到 2GHz的帶寬。但是，傳統(tǒng)的頻譜分析儀也有明顯的缺點(diǎn)，它只能測量頻率的幅度，缺少相位信息，因此屬于標(biāo)量儀器而不是矢量儀器。 頻譜分析儀（簡稱頻譜儀），顧名思義它的功能是 確定一個變化過程（稱為信號）的頻率成分，以及各頻率成分之間的相對強(qiáng)弱關(guān)系 ]2[ 。 Due to the CPU adopts FFT algorithm, so the principle of FFT is introduced and its implementation on TMS320VC5402. Finally, this paper briefly introduces the integrated development environment CCS for the development of DSP. Keywords： TMS320VC5402； Spectrum analyzer； FFT； Power spectrum III 東北電力大學(xué)本科畢業(yè)設(shè)計論文 目 錄 摘要 ................................................................................................................................. I Abstract ..