【正文】 它是一個(gè)可編程 16 位。該轉(zhuǎn)換器是雙 10 位電壓輸出數(shù)模轉(zhuǎn)換器，具有靈活的 3 線串行接口。具體的與 DSP連接原理圖如圖 46 所示。數(shù)字控制信號(hào)主要是 CHIP SELECT， CLOCK， SELECT 和 SLEEP，其都是由 AVDD 和 AVSS 來參考，其中轉(zhuǎn)換門限為 AVDD/2。 R E F T QR E F B QR E F B IR E F T ID 9( M S B )D8D7D6D5D4D3D2D1D 0( L S B )I N A II N B IS e le c tC l oc kI N A QI N A QR E P S E N S EC H I P S E L E C TS L E E PW R F FA V S SA V D DDVDDD V S SP or tP or t5k10uF 10uF10uF10uF0. 1uF0. 1uF5k10uF 10uFA D 920 1 圖 45 0~2V 模擬信號(hào)輸入的原理圖 該款 AD 的設(shè)計(jì)方案 AD9201 的輸入信號(hào)主要有模擬信號(hào)和數(shù)字控制信號(hào)輸入。 AD9201 有不同的輸入方式，本設(shè)計(jì)是采用輸入信號(hào)在 0~2V，參考電壓為2V。邏輯復(fù)用器是由 SELECT 決定輸出情況，其輸出可由 CHIPSELECT 來設(shè)定其是否處 于高阻態(tài)。 一個(gè)采樣保持功能，在每個(gè)階段，容許一個(gè)新的采樣進(jìn)來，第一個(gè)階段被操作，而且下一個(gè)階段還可繼續(xù)處理前面的采樣，這種“管線處理”使得在一個(gè)采樣進(jìn)來和相應(yīng)輸出到輸出緩存之間，存在三個(gè)時(shí)鐘周期。 ? 封裝規(guī)模小 AD9201 提供完整綜合功能的緊湊的 28 引腳 SSOP 封裝。 ? 在大多數(shù)應(yīng)用中，片上模擬輸入緩沖器無需外部運(yùn)算放大器。該AD9201 上運(yùn)行的電壓從 至 。 AD9201 是一款雙通道的 10bit，采樣率為 20MHz的 CMOS ADC，還集成了兩個(gè)輸入緩沖放大器，一個(gè)內(nèi)部電壓參考和多路數(shù)字輸出緩沖器 ]12[ 。 1 23 45 67 89 1011 1213 14T M ST D IPD （ V c c ）T D OT C K R E TT C KE M U 0/T P S TGNDNo pi n （ ke y ）GNDGNDGNDE M U 1 圖 44 JTAG 14 針接口上的信號(hào)定義 表 42 仿真器接口引腳說明 信號(hào) I/O 說明 Ntrst 輸出 仿真器到目標(biāo)板的高電平輸出，可用于連接目標(biāo)板 JTAG 口的復(fù)位信號(hào) GND 電源地 TDI 輸出 仿真器到目標(biāo)板 JTAG 口的數(shù)據(jù)輸入信號(hào) TMS 輸出 測(cè)試模式信號(hào) TCK 輸出 測(cè)試始終信號(hào) TDO 輸出 測(cè)試信號(hào)輸出信號(hào) Nsrst 輸出 JTAG 復(fù)位信號(hào) Nemu 輸出 仿真器信號(hào) 東北電力大學(xué)本科畢業(yè)設(shè)計(jì)論文 24 TMS320VC5402 提供了片上的 JTAG 接口，為方便仿真調(diào)試，只需將TMS320VC5402 的關(guān)鍵信號(hào) TMS、 TDO、 TDI、 _________TPST 、 TCK、 EMU0、 EMU1共 7 個(gè)引腳接出，做成一個(gè)如圖 45 所示的標(biāo)準(zhǔn)的 14 針插座，就可以供仿真器調(diào)試目標(biāo)板。圖 44 是 JTAG 14 針接口上的信號(hào)定義。 JTAG 硬件電路結(jié)合仿真器和仿真軟件（ Emulator），可以訪問 DSP 內(nèi)部的所有資源，包括片內(nèi)寄存器以及所有的存儲(chǔ)器，從而可提供實(shí)時(shí)硬件在線仿真與調(diào) 試的環(huán)境，便于開發(fā)人員進(jìn)行系統(tǒng)軟件調(diào)試。 JTAG 接口 20 世紀(jì) 70 年代末，由于電子技術(shù)的發(fā)展， PC 的密度增加，芯片封裝變小，傳統(tǒng)測(cè)試的局限性日益顯現(xiàn)。同時(shí)需要考慮到系統(tǒng)振蕩器達(dá)到穩(wěn)定工作狀態(tài)至少需要20ms，復(fù)位電路 至少需要產(chǎn)生 10 個(gè)機(jī)器周期，約為 21ms 低電平復(fù)位脈沖。 對(duì)于復(fù)位電路的設(shè)計(jì)，一方面應(yīng)確保復(fù)位的低電平時(shí)間足夠長(zhǎng)（一般需要20ms 以上），保證 DSP 可靠復(fù)位；另一方面應(yīng)確保電路具有良好的穩(wěn)定性，防止 DSP 誤復(fù)位。在系統(tǒng)加電過程中，當(dāng)內(nèi)核電壓和外圍端口電壓未達(dá)到要求的電平時(shí)，復(fù)位電路確 保 DSP 始終處于復(fù)位狀態(tài)。 CE、 OE、 WE 東北電力大學(xué)本科畢業(yè)設(shè)計(jì)論文 22 和存儲(chǔ)器空間分配由邏輯單元譯碼產(chǎn)生分配情況見表 41，由 DSP 的存儲(chǔ)器映射關(guān)系（見圖 22， 23）可知當(dāng) DROM=0 時(shí)，對(duì)于 映射到 0x0000 0x7FFF 的數(shù)據(jù)區(qū)用戶只能使用 0x4000 0x7FFF ]20[ 。 AM29LV200B具有 m? 制造工藝技術(shù)，負(fù)荷 JEDEC 標(biāo)準(zhǔn)，超低功耗（典型值 5MHz）。系統(tǒng)內(nèi)編成 電壓 CCV 提供。該器件采用 44 引腳 S0,48 引腳 TSOP 封裝，和 48ball FBGA封裝。 當(dāng) ___WE 處在低電平讀狀態(tài)時(shí)，控制 IS61C6416 的讀寫， ___UB 寫高位數(shù)據(jù)， ___LB寫低位數(shù)據(jù)。 IS61C6416 是 1M（ 64K*16bit）、 5V 電壓高速靜態(tài) RAM，訪問時(shí)間 15ns，三態(tài)輸出，在工藝制造方面使用了高性能的 CMOS 技術(shù)，創(chuàng)新的電路設(shè)計(jì)技術(shù)使得其具有穩(wěn)定可靠的處理能力，存取時(shí)間快，功耗低等特點(diǎn)。即 CLKMD CLKMDCLKMD3 分別設(shè)置為“ 0”、“ 0”、“ 1”。本系統(tǒng)采用的是外部振蕩方式 。 TPS767D318 是一個(gè)雙輸出電壓為分離電源，輸出電流范圍 0~，可調(diào)輸出 ， ，該器件具有快速瞬態(tài)響應(yīng)和超低 85 A? 典型靜態(tài)電流、熱關(guān)斷保護(hù)的每一個(gè)調(diào)節(jié)，有 28 引腳 Power PADE 的 TSSOP 封裝等優(yōu)勢(shì) 。 電源 設(shè)計(jì) 由于 TMS320VC5402 核電壓為 ，端口電壓為 ，外圍器件為 5V。 3） 系統(tǒng)至少擴(kuò)充一定數(shù)量的 RAM。 一個(gè)完整獨(dú)立的最小系統(tǒng)至少應(yīng)該包含以下內(nèi)容： 1） 系統(tǒng)上電可以獨(dú)立運(yùn)行用戶最終程序，不需依賴計(jì)算機(jī) /仿真器等設(shè)備開發(fā)。 FFT 的仿真結(jié)果 使用 仿真，得到的輸入信號(hào)的時(shí)域波形、頻譜圖及輸出信號(hào)的功率譜如圖 34， 35， 36 所示。 FFT 實(shí)現(xiàn)的程序 本設(shè)計(jì)采用 256 個(gè)數(shù)據(jù)為例來說明 FFT 在 TMS320C54x 上的實(shí)現(xiàn)。 功率譜的計(jì)算 用 FFT 計(jì)算 x(n)的頻譜，即計(jì)算 ????? 10 )()(NnnkNWnxkX （ 323） )(kX 一般是實(shí)部 )(kXR 和虛部 )(kXI 組成的復(fù)數(shù)，即 )(kX = )(kXR +j )(kXI （ 324） 因此， 只需要將 FFT 變換好的數(shù)據(jù)按照虛部的平方加上實(shí)部的平方， 然后再對(duì)得到的數(shù)據(jù)進(jìn)行開方，就能得到功率譜密度 ]19[ 。這樣的 M 次分解，也就構(gòu)成了從 x(n)到 )(kX 的 M （即 logN2 ）級(jí)迭代計(jì)算，每級(jí)由 2/N 個(gè)蝶形運(yùn)算組成。這樣可以提高運(yùn)算速度，但要占用更多的內(nèi)存。 3， 7 W 因子的生成及分布規(guī)律 在 FFT 中，乘法主要來自旋轉(zhuǎn)因子，因?yàn)?rW =cos（ Nr/2? ） jsin（ Nr/2? ），所以在對(duì) rW 相乘時(shí)，必須產(chǎn)生相應(yīng)的正、余弦函數(shù)。 2， 6 166。第一次按奇、偶分開，得到 兩組 N/2 點(diǎn)的DFT， x(n)的序列號(hào)為 0， 2， 4， 6 166。 FFT 算法 碼位倒置 FFT 的碼位倒置實(shí)際上是將輸入數(shù)據(jù)進(jìn)行位倒序，以便在輸出時(shí)得到正確的序列，以 N=8 為例說明碼位倒置的原理。 圖 32 基 2 DIT FFT 蝶形運(yùn)算 按照基 2DIT 計(jì)算 8 點(diǎn)信號(hào)的 FFT，信號(hào)流圖如圖 33 所示，從圖中可以看出輸入是順序的，而輸出是按照碼位倒置的順序排列的。在基 2FFT 中，N=2M，共有 M 級(jí)運(yùn)算，每級(jí)有 N/2 個(gè) 2 點(diǎn) FFT 蝶形運(yùn)算，因此 N 點(diǎn) FFT 共有（ N/2） log2N 個(gè)蝶形運(yùn)算。 DIT是將 N點(diǎn)的輸入序列 x(n)按照偶數(shù)和奇數(shù)分解為偶序列和奇序列，因此，x(n)的 N 點(diǎn) FFT 可表示為： )(kX = ???12/02)2(NnnkNWnx + ?????12/0)12()12(NnknNWnx （ 313） 根據(jù) 2NW = 2)/2( ][ Nje ?? = )2//(2 Nje ?? = 2/NW （ 314） 得： ? ????? ???12/012/0 2/2/ )12()2()(NnNnnkNkNnkN WnxWWnxkX （ 315） 用 Y(k)和 Z(k)分別表示（ 315）右邊的第一個(gè)和第二個(gè)和式，則有 )()()( kZWkYkX kN?? （ 316） Y(k)和 Z(k)的周期為 N/2，所以 k 的范圍為 0~N/21。 WN具有對(duì)稱性 W kN =W 2/NkN? 和周期性 W kN =W NkN? ，如圖 31 所示 N=8 時(shí)NW 的對(duì)稱性和周期性。 DFT 原理 DFT 是連續(xù)傅里葉變換的離散形式，模擬信號(hào) x(t)的連 續(xù)時(shí)間傅里葉變換表示為： X（ ? ） =???? )(tx etj?? dt （ 311） x(t)經(jīng)抽樣后變?yōu)?x(nT)， T 為抽樣周期。 所謂的組合算法就是把 2N 點(diǎn)的實(shí)信號(hào)組合成 N 點(diǎn)的復(fù)數(shù)序列，然后進(jìn)行 N點(diǎn)的復(fù)數(shù) FFT 變換，最后把 N 點(diǎn)的結(jié)果分解成 2N 點(diǎn)的實(shí)數(shù)。 快速傅里葉變換（ FFT） ]18[ 是計(jì)算 N 點(diǎn)離散傅里葉變換（ DFT）的高效算法，而 DFT 是數(shù)字信號(hào)處理中常用的一種算法，用來對(duì)信號(hào)頻譜進(jìn)行分析。 東北電力大學(xué)本科畢業(yè)設(shè)計(jì)論文 15 第 3 章 FFT 原理及其實(shí)現(xiàn) FFT 原理 快速傅里葉變換（ FFT）是一種高效實(shí)現(xiàn)離散傅里葉變換的算法，在數(shù)字信號(hào)處理系統(tǒng)中， FFT 作為一個(gè)非常重要的工具經(jīng)常被使用，甚至成為 DSP 運(yùn)算能力的一個(gè)考核因素。其輸入電壓的絕對(duì)范圍是 ~+，除少數(shù)引腳外，其輸入電平是與 TTL 邏輯電平兼容的，因此 TMS320VC5402 的輸入引腳僅能與 的 CMOS 電路連接，不能與 5VTTL 電路、 5VCMOS 電路 連接。具體使用情況可以參閱文獻(xiàn)[17]。 東北電力大學(xué)本科畢業(yè)設(shè)計(jì)論文 13 表 21 狀態(tài)寄存器 ST0 的位結(jié)構(gòu) 15~13 12 11 6 9 8~0 ARP TC C OVA OVB DP 表 22 狀態(tài)寄存器 ST1 的位結(jié)構(gòu) 15 14 13 12 11 10 9 8 7 6 5 4~0 BRAF CPL XF HM INTM 0 OVM SXM C16 FRCT CMPT ASM 表 23 處理器方式狀態(tài)寄存器 PMST 的位結(jié)構(gòu) 15~7 6 5 4 3 2 1 0 IPTR MP/ MC_________ OVLY AVIS DROM CLKOFF SMUL SST ?地址發(fā)生器 TMS320C54x 中有兩個(gè)地址發(fā)生器：程序地址發(fā)生 器（ PAGEN）和數(shù)據(jù)地址發(fā)生器（ DAGEN），用來對(duì)程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器進(jìn)行尋址，產(chǎn)生所需的地址信息。 E X P 編碼器來自累加器 A來自累加器 BBA6送入 T 圖 28 指數(shù)編碼器的結(jié)構(gòu) ?CPU 狀態(tài)和控制寄存器 TMS320C54x CPU 中有三個(gè)狀態(tài)和控制寄存器，分別為狀態(tài)寄存器 ST0、狀態(tài)寄存器 ST1 和處理器方式狀態(tài)寄存器 PMST。累加器的指數(shù)值等于累加器中冗余符號(hào)位的位數(shù)減 8，也就是為消除多余符號(hào)位而將累加器中的數(shù)值左移的位數(shù)。 指數(shù)編碼器的結(jié)構(gòu)如圖 28 所示。 東北電力大學(xué)本科畢業(yè)設(shè)計(jì)論文 12 圖 27 比較、選擇和存儲(chǔ)單元（ CSSU）功能框圖 ? 指數(shù)編碼器 指數(shù)編碼器是一個(gè)用于支持指數(shù)運(yùn)算指令的專用硬件，可以在單周期內(nèi)執(zhí)行EXP 指令，求出累加器中數(shù)的指數(shù)值。TMS320C54x 中的比較、選擇 和存儲(chǔ)單元（ CSSU）就是專門為 Viterbi算法設(shè)計(jì)進(jìn)行加法 /比較 /選擇（ ACS）運(yùn)算的硬件單元，其功能框圖如圖 27 所示。其中硬件乘法器用來完成乘法運(yùn)算，專用加法器用來完成