【正文】 } } 。 BIT_sum+=BIT_MAP[BIT_MAXk2]。BIT_MAP[k])!=0) //二進(jìn)制相應(yīng)位是否為 39。kBIT_MAX。i++) { BIT_sum=0。 } for(i=0。 BIT_MAP[BIT_MAX]=BIT_TEMP。SAMPLENUMBER)!=SAMPLENUMBER) //計(jì)算 FFT運(yùn)算的最大位數(shù) { BIT_TEMP=0X0001。i++) //輸入數(shù)組存儲(chǔ) { data_temp[i]=data[i]。 for(i=0。 unsigned int BIT_MAP[16]={0}。 unsigned int BIT_TEMP=0X0001,BIT_sum=0。 cos_tab[i]=cos(PI*2*i/SAMPLENUMBER)。iSAMPLENUMBER。 } } void InitForFFT() { int i。iSAMPLENUMBER/2。0x0000ffff。0x0000FFFF。iSAMPLENUMBER。 //X[k]=X[k]+Wn*X[k+b] FFT_dat[k+b]=TIp(FFT_dat[k+b] ， W_sc[p])。k=k+2*b ) //蝶形運(yùn)算 { TI=FFT_dat[k]。//旋轉(zhuǎn)因子存儲(chǔ)位置計(jì)算 for ( k=j。 i。 while ( i0 ) /* p=pow(2,7L)*j。j++ ) /* for (2) */ { p=1。 } // 結(jié)點(diǎn)間的距離第 L 級(jí)為 b=2^(L1)并且第 L 級(jí)共 b 個(gè)旋轉(zhuǎn)因子 for ( j=0。 while ( i0 ) { b=b*2。L++ ) //級(jí)數(shù)循環(huán) { /* for(1) */ b=1。 } /************** FFT 運(yùn)算 *******************/ for ( L=1。iSAMPLENUMBER。 Reverse_Order(fWaveR)。 int i,j,k,b,p,L。i++ ) { DATA[i]=w[i]。 for ( i=0。 W_sc[i]=(cos_tab[i]16)+sin_tab[i]。 fWaveI[i]=0。iSAMPLENUMBER。 InitForFFT()。 long int FFT_dat[SAMPLENUMBER]。 int sin_tab[SAMPLENUMBER],cos_tab[SAMPLENUMBER]。 int INPUT[SAMPLENUMBER],DATA[SAMPLENUMBER]。 void FFT(int dataR[SAMPLENUMBER],int dataI[SAMPLENUMBER])。在本次設(shè)計(jì)中，如果沒(méi)有老師和同學(xué)的幫助，我的畢業(yè)設(shè)計(jì)是不可能順利完成的 ，另外，我還要感謝那些曾給我授過(guò)課的每一位老師，是你們教會(huì)我專(zhuān)業(yè)知識(shí)。在我做畢業(yè)設(shè)計(jì)的每個(gè)階段，從查閱資料到設(shè)計(jì)方 案的確定和 定稿的完成張老師都 給予了我悉心的指導(dǎo)。 作為一個(gè)本科生的畢業(yè)設(shè)計(jì)，由于經(jīng)驗(yàn)的匱乏，難免有許多考慮不周全的地方，如果沒(méi)有導(dǎo)師的督促指導(dǎo)，以及一起工作的同學(xué)們的支持，想要完成這個(gè)設(shè)計(jì)是難以想象的。 同時(shí)也起到了硬件加速的作用。由于軟件直接控制硬件，所以編譯過(guò)后的軟件調(diào)試工作，基本上都是軟硬件協(xié)同完成的。在需要 使用大量 FFT 算法的場(chǎng)合，可以根據(jù)用戶(hù)的需要，定制專(zhuān)門(mén)的 FFT 處理器硬件和定制一些諸如復(fù)數(shù)乘法或復(fù)數(shù)加法等傳統(tǒng)運(yùn)算指令， 同時(shí)也可以自定義外設(shè)將其做為 avalon 總線(xiàn)上的一個(gè)設(shè)備 CPU 以外設(shè)的形式調(diào)用這個(gè)設(shè)備。 NiosII 嵌入式處理器是 FPGA 生產(chǎn)廠(chǎng)商 Althera 推出的軟核 CPU，它是一種面向用戶(hù)的、可靈活定制的通用 RISC 嵌入式 CPU。 25 結(jié)論 畢業(yè)設(shè)計(jì)是本科學(xué)習(xí)階段一次非常難得的理論與實(shí)際相結(jié)合的機(jī)會(huì)，通過(guò)這次比較完整的給排水系統(tǒng)設(shè)計(jì)，我擺脫了單純的理論知識(shí)學(xué)習(xí)狀態(tài)，和實(shí)際設(shè)計(jì)的結(jié)合鍛煉了我的綜合運(yùn)用所學(xué)的專(zhuān)業(yè)基礎(chǔ)知識(shí)，解決實(shí)際工程問(wèn)題的能力，同時(shí)也提高我查閱文獻(xiàn)資料、設(shè)計(jì)手冊(cè)、設(shè)計(jì)規(guī)范以及電腦制圖等其他專(zhuān)業(yè)能力水平，而且通過(guò)對(duì)整體的掌控，對(duì)局部的取舍，以及對(duì)細(xì)節(jié)的斟酌處理，都使我的能力得到了鍛煉，經(jīng)驗(yàn)得到了豐富，并且意志品質(zhì)力，抗壓能力及耐力也都得到了不同程度的提升。解決這個(gè)問(wèn)題的方法有頻率細(xì)分法，比較簡(jiǎn)單的方法是采樣比較短時(shí)間的信號(hào)，然后在后面補(bǔ)充一定數(shù)量的 0，使其長(zhǎng)度達(dá)到需要的點(diǎn)數(shù)，再做 FFT，這在一定程度上能夠提高頻率分辨力。 由于 FFT 結(jié)果的對(duì)稱(chēng)性，通常我們只使用前半部分的結(jié)果，即小于采樣頻率一半的結(jié)果。根據(jù)以上的結(jié)果，就可以計(jì)算出 n 點(diǎn)（ n≠1，且 n=N/2）對(duì)應(yīng)的信號(hào)的表達(dá)式為： An/(N/2)*cos(2*pi*Fn*t+Pn)，即 2*An/N*cos(2*pi*Fn*t+Pn)。頻率分辨率和采樣時(shí)間是倒數(shù) 關(guān)系。 1024Hz 的采樣率采樣 1024點(diǎn)，剛好是 1 秒，也就是說(shuō)，采樣 1 秒時(shí)間的信號(hào)并做 FFT，則結(jié)果可以分析到1Hz，如果采樣 2 秒時(shí)間的信號(hào)并做 FFT，則結(jié)果可以分析到 。例如某點(diǎn) n所表示的頻率為： Fn=(n1)*Fs/N。而每個(gè)點(diǎn)的相位呢，就是在該頻率下的信號(hào)的相位。具體跟原始信號(hào)的幅度有什么關(guān)系呢？假設(shè)原始信號(hào)的峰值為 A，那么 FFT 結(jié)果的每個(gè)點(diǎn)（除了第一個(gè)點(diǎn)直流分量之外）的模值就是 A 的N/2 倍。每一個(gè)點(diǎn)就對(duì)應(yīng)著一個(gè)頻率點(diǎn)。 5． 2 FFT 相關(guān)的數(shù)值分析及計(jì)算 假設(shè)采樣頻率為 Fs，信號(hào)頻率 F，采樣點(diǎn)數(shù)為 N。 23 FFT 變換可以將時(shí)域信號(hào)變成頻域信號(hào)，便于分析信號(hào)特征，而且， FFT 結(jié)果可以將頻譜提取出來(lái)。輸入值為 50 45j? ，旋轉(zhuǎn)因子 391 2 12 5 6 / je j ??? ? ? 時(shí)的仿真波形如下圖所示： 圖 旋轉(zhuǎn)因子復(fù)數(shù)乘法器仿真圖 從理論上所計(jì)算的結(jié)果應(yīng)為： ? ? ? ? ? ?95 0 4 5 5 0 4 5 1 2 1 3 9 / 2 5 6jj e j j?? ? ? ? ? ?42 95 73 95 / 25 6 16 28jj? ? ? ? 圖 ，在 Waveform Editor 中加入輸入激勵(lì)后得到的仿真波形，其中 clk 是時(shí)鐘信號(hào)， x_in 和 y_in 分別是輸入數(shù)據(jù)的實(shí)部與虛部，這里輸入為 j4550? ，所以所加輸入 激勵(lì)為 x_in=50、 y_in=45。蝶形 運(yùn)算 由一個(gè)復(fù)數(shù)加法器、一個(gè)復(fù)數(shù)減法器和一個(gè)旋轉(zhuǎn)因子的復(fù)數(shù)乘法器組成，可見(jiàn)在 FFT 中設(shè)計(jì)一個(gè)高效的乘法器可以提高 FFT 的計(jì)算速度，提高運(yùn)算效率，所以本文采用 的 乘法器算法 是由 DSP Bulder 設(shè)計(jì)生成 VHDL 語(yǔ)言 實(shí)現(xiàn)旋轉(zhuǎn)因子復(fù)數(shù)乘法器。 圖 FFT運(yùn)算的程序流程圖 4． 4 本章小結(jié) 本章主要介紹了 FFT的實(shí)現(xiàn)方法，用編程語(yǔ)言 C語(yǔ)言的方法闡述了 FFT的原理，并祥細(xì)介紹了 FFT的核心蝶形運(yùn)算及復(fù)數(shù)乘法器的 DSP Bulder的實(shí)現(xiàn)方法。以供 Nios ii軟核調(diào)用進(jìn)行 FFT運(yùn)算。分別單擊轉(zhuǎn)換按鈕 1Convert和綜合按鈕2Synthesis即可將其轉(zhuǎn)換成標(biāo)準(zhǔn)的 VHDL語(yǔ)言。 設(shè)此模型的文件名為 complex． mdl。模塊的核心部件為 plex product復(fù)數(shù)乘法模塊，它的功能是完成 在這個(gè)設(shè)計(jì)中， 復(fù)數(shù)乘法的運(yùn)算。 圖 復(fù)數(shù)乘法模型 該模型完成了 1個(gè) 16位的復(fù)數(shù)乘法。 Datareal 、 DataImag 、 DatbReal 、 Dathlmag 是 一 個(gè) 總 線(xiàn) 位 轉(zhuǎn) 換 模 塊 ；BusConeatenation是總線(xiàn)復(fù)合模塊。在進(jìn)行 DSP算法運(yùn)算時(shí)，可通過(guò)匯編或 C語(yǔ)言，甚至 C++語(yǔ)言來(lái)運(yùn)用 這些自定義指令進(jìn)行嵌入式程序設(shè)計(jì)。在系統(tǒng)設(shè)計(jì)中，利用 MATLAB、 DSP Builder或者 VHDL設(shè)計(jì)并生成復(fù)數(shù)乘法器、整數(shù)乘法器、浮點(diǎn)乘法器等硬件 模塊。而 NiosⅡ 則是一個(gè)建 立在 FPGA上的嵌入式 微處理器 軟核，它有一個(gè)重要的特性是具有自定制指令。 利用 DSP Builder生成復(fù)數(shù)乘法模塊使用 DSP Builder在 FPGA上進(jìn)行 DSP模塊的設(shè)計(jì)，可實(shí)現(xiàn)高速 DSP處理。 //計(jì)算倒位序 } data[BIT_sum]=data_temp[i]。139。k++) { if((iamp。 //倒序后的數(shù)據(jù) for(k=0。iSAMPLENUMBER。 //存儲(chǔ)二進(jìn)制相應(yīng)位 數(shù) 求 FFT 運(yùn)算的最大位數(shù) N 存儲(chǔ) N 個(gè)二進(jìn)制數(shù) 判斷出相應(yīng)位是否為‘１’ ｎ＜Ｎ 將二進(jìn)制數(shù)組中的數(shù)據(jù)倒序并累加記錄 取數(shù) N Y N Y 19 BIT_MAX++。 BIT_TEMP=BIT_TEMPBIT_MAX。 圖 位倒序的程序流程 位倒序的程序如下： while((BIT_TEMPamp。再將給定的數(shù)進(jìn)行位倒序，其過(guò)程：首先進(jìn)行循環(huán)最值為 N判斷，為真則用按位與運(yùn)算判斷相應(yīng)位是否為‘ 1’ ，若為‘ 1’則進(jìn)行倒序。 位倒序?qū)崿F(xiàn)： （ 1） DSP實(shí)現(xiàn)采用位倒序?qū)ぶ? （ 2）通用計(jì)算機(jī)實(shí)現(xiàn)可以有兩個(gè)方法：一是嚴(yán)格按照位倒序含義進(jìn)行；二是倒進(jìn)位的加 N/2。 混序規(guī)律： x(n)按 n位置進(jìn)行碼位（二進(jìn)制）倒置規(guī)律輸入，而非自然排序，即得到混序排列。 為滿(mǎn)足原位運(yùn)算，輸入或輸出必有一個(gè)是倒位序。由于這一特點(diǎn)，我們?cè)谟?jì)算機(jī)編程時(shí)可以將蝶形單元的輸出仍放在輸入數(shù) 組中，這一特點(diǎn)稱(chēng)為 “原位運(yùn)算 ”。 圖 整體流程圖 4． 1 位運(yùn)算 由于輸入序列按時(shí)間序位的奇偶抽取，故輸入序列是混序的，為此需要先進(jìn)行混序處理。 通過(guò)按鍵實(shí)現(xiàn)對(duì)整個(gè)系統(tǒng)的控制作用，通過(guò)點(diǎn)陣液晶 LCD12864來(lái)顯示頻譜及功率等信息。 15 3． 3 本章小結(jié) 本章從硬件的選型，到原理圖進(jìn)行了祥細(xì)的說(shuō)明，同時(shí)對(duì) NIOS II軟核的配置進(jìn)行了介紹，實(shí)現(xiàn)整體硬件電路平臺(tái)的搭建，后來(lái)軟件程序的設(shè)計(jì)提供了硬件基礎(chǔ)。 FIFO是一種先進(jìn)先出的存儲(chǔ)器，亦可以在信號(hào)采集和信號(hào)處理之間實(shí)現(xiàn)速度匹配。其控制引腳的配置如下圖所示。 存儲(chǔ)器的配置 系統(tǒng)板為了節(jié)省 I/O引腳，將 flash和 sdram的數(shù)據(jù)線(xiàn)和地址線(xiàn)復(fù)用了，因此在配置軟核時(shí)也加入一個(gè)三態(tài)總線(xiàn)橋，實(shí)現(xiàn)數(shù)據(jù)正確讀取?，F(xiàn)在還不能配置，需要 SDRAM和 FLASH設(shè)置好以后才能修改這里。在這里，由于 FFT須要進(jìn)行快速的運(yùn)算，因此選擇 Nios II/f，功能和速度都可以得到滿(mǎn)足。這里給我們提供了三種類(lèi)型，