【文章內(nèi)容簡介】 質 2： WnkN的對稱性 WW nkNnkN ?? ?)( 性質 3： WnkN的可約性 WW mnkmNnkN ?， WW mnkmNnkN //? 由于目前 FFT 比較普遍使用的算法還是基二算法，本節(jié)將討論基二的按時間抽取算法。 基二算法中，序列 x(n)的長度 N 為 2 的整數(shù)次冪，即 N= M2 ，其中M 為正整數(shù)。最初通過將 x(n)分解為奇數(shù)項序列和偶數(shù)項序列的形式使FFT 運算分為兩組。 設： )2()(1 rxrx ? )12()(2 ?? rxrx 12,...,1,0 ?? Nr （ ） 設 )(1kX 為 )(1rx 的 DFT， )(2 kX 為 )(2rx 的 DFT，利用 WnkN 的性質可得 x(n)的 DFT 運算為： ? ? ? ? ? ?? ? ? ?12122kNkNX k X k X kNX k X k X kWW? ???? ??? ? ?? ????? 0,1,..., 12Nk?? （ 25） 8 由此可見，一個 N 點 DFT 分解為兩個 N/2 點的 DFT，從而實現(xiàn)了運算量的減少，再經(jīng)過逐次分解最終分解為 2 點的 DFT，實現(xiàn)了 FFT 運算。 FFT 運算的核心是蝶形運算。通過順序計算全部蝶形實現(xiàn) FFT 算法的實現(xiàn)。 下面給出 8N? 時的按時間抽取 FFT 流圖。 圖 N=8 的時間抽取 FFT 算法流圖 對于序列的長度 MN 2? 的 FFT，共有 M 級蝶形，每級由 N/2 個蝶形運算組成，每個蝶形包括一次復乘、二次復加，則 M 級運算的運算量為 復數(shù)乘法： NNMN2log22 ??? 復數(shù)加法： NNMN 2lo g??? 由此可見， FFT算法與直接 DFT算法相比運算量大為減少，如 N=1024時， DFT 所需的復數(shù)乘法運算次數(shù)為： 2N =1048576 次，而 FFT 所需的復數(shù)乘法運算次數(shù)僅為 5120log22 ?? NN次。可見 1024N? 時 DFT 算法的運算量是 FFT 算法的運算量的 )l og2/(22 ??NNN 9 倍。從而可以看出 FFT 算法的優(yōu)越性，且當點數(shù) N 越大越能突出 FFT 算法的優(yōu)越性 。 2． 3 本章小節(jié) 本章從理論上結 FFT 進行分析介紹，主要介紹了 FFT 相對于 DFT 的優(yōu)越性， FFT 運算提高了運算速度，從理論上指出其提高速度的原理。 10 第 3 章 硬件設計及 NiosII 軟核的配置 由于系統(tǒng)采用的是 Altera 公司 NiosII 軟核處理器 ，該處理器 具有完全可定制特性、高性能、較低成本、易用性、適應性等優(yōu)勢。使用 NiosII 處理器，將不會局限于預先制造處理器技術，而是根據(jù)用戶標準定制處理器，按照需要選擇合適外設、存儲器和接口。此外，還可以輕松集成用戶專有功能，使設計具有獨特競爭優(yōu)勢。 NiosII 處理器軟件開發(fā)是建立在 ANSl C 基礎上。 NiosII IDE 是 NiosⅡ 系列嵌入式處理器主要軟件開發(fā)工具。用戶可以在 NiosII IDE 中完成所有軟件開 發(fā)任務，如編輯、編譯、下載、調試和閃存編程。 NiosII 嵌入式系統(tǒng)一個重要問題就是軟件代碼量大小，這關系到存放代碼存儲器件容量大小，因此控制和減小程序代碼量是降低系統(tǒng)成本重要方法，必須首先從處理器啟動順序開始研究。 系統(tǒng)相關硬件方面的設計主要包括了硬件平臺的搭建及 NiosII 軟核與軟核相關的外設配置。 3． 1 系統(tǒng)硬件電路的設計 系統(tǒng)的硬件主要包括了用于處理和控制運算的主要芯片 FPGA；用于進行數(shù)據(jù)存儲及程序存儲的存儲單元 SDROM 和 NOR FLASH； AD 轉換電路用于模數(shù)轉換；前置濾波電路用于抗混疊濾波；頻 譜顯示模塊 LCD 電路；控制模塊鍵盤電路組成。各個部分都能夠通過 NIOS II 處是器有機的結合在一起，例如存儲單元 SDROM 和 NOR FLASH，在 NIOS II 中已經(jīng)為其制定好了控制模塊，可以通過 quartus II 對其進行相關的設計即可使用，同樣也可以定制一個 ADC 控制器 將其封裝成 NIOS II 的自定義 IP，通過 AVALON 總線進行調用 ,也可以通過 I/O口直接對 ADC805 控制。 系統(tǒng)的總體框圖如圖 所示。 11 NiosII 處理器 SDRAM NOR FLASH 抗混疊 濾波器 ADC 轉換器 LCD 頻譜顯示 信號輸入 鍵盤控制 圖 系統(tǒng)總體框圖 NiosII 處理器硬件平臺 在本系統(tǒng) 中 NiosII 處理器的構建采用的是 altera 公司的 Cyclone II 系列的FPGA EP2C8， EP2C8 具有 20 萬邏輯門完全可以構成系統(tǒng)所須要的 Nios II 軟核。 SDRAM采用的是 HY57V641620芯片，該芯片具有 64M的存儲容量， FLASH采用的是 28F640芯片該芯片具有 8M的存儲容量。完全滿足系統(tǒng)所須的程序及數(shù)據(jù)存儲。 LCD液晶顯示電路 LCD液晶顯示主要用于人機交換及頻譜的顯示，在本系統(tǒng)中 LCD顯示器采用的是 128*64點陣液晶顯示器。支持三種接口方式，我們采用是并行時序方式，接口簡單，使用方便。 對于 LCD而言，需要清楚的了解驅動控制 IC的顯存與 LCD上的對應關系，LCD的顯存中存在 8（ page） *8+1行，即 65行， s0s131，即 132列，而液晶叧有 64*128個點。因此顯存上的一些數(shù)據(jù)是不能顯示的。途過實驗測試得知，最后一行（ page8中的 D0）和最后三列（ ADC為正常時， s12 s1 s131； ADC為反向時， s0、s s2）是不能顯示的，而顯存上其他數(shù)據(jù)不 LCD上的點一一對應。 LCD與 FPGA的連接圖如圖 。 12 圖 LCD12864電路 ADC轉換器的選擇 系統(tǒng)中 ADC 轉換器用的 TI 公司的 12 位 AD 轉換器 ADS805，具有 20MHz的動態(tài)范圍，其引腳兼容 ADS804 與 ADS803。 ADS805 的內(nèi)部框圖如圖 所示。 圖 ADS805 的內(nèi)部結構圖 抗混疊濾波及 ADC 轉換電路見附錄。 13 3． 2 Nios II 軟核的相關配置 CPU的構建 用鼠標點擊左側邊框的紅圈處 Nios II Processor，如下圖示 點擊后，將出現(xiàn)下圖，返一步我們來選擇軟核的類型。這里給我們提供了三種類型， Nios II/e占用資源最少 600800LEs，功能也最簡單，速度最慢。 Nios II/s占資源比前者多一些，功能也多了，速度也快一些 Nios II/f占資源最多，功能也最多，速度就快。在這里，由于 FFT須要進行快速的運算，因此選擇 Nios II/f，功能和速度都可以得到滿足。下面的 Reset Vector是復位后啟動時的 Memory類型和偏移量， Exception Vector是異常情況時的 Memory類型和偏移量?，F(xiàn)在還不能配置，需要 SDRAM和 FLASH設置好以后才能修改這里。 14 調試接口的配置 在系統(tǒng)測試和調試方面，需要 Nios II處理器能夠向電腦發(fā)送數(shù)據(jù)，方便用戶驗證測試，和程序的調試，故在選擇 JTAG時需要更高級別的調試功能。 存儲器的配置 系統(tǒng)板為了節(jié)省 I/O引腳，將 flash和 sdram的數(shù)據(jù)線和地址線復用了，因此在配置軟核時也加入一個三態(tài)總線橋，實現(xiàn)數(shù)據(jù)正確讀取。 LCD12864的配置 LCD12864對應的 3根控制線與 8根數(shù)據(jù)通過 配制 GPIO引腳來實現(xiàn)對 LCD的讀寫控制，根據(jù) LCD的讀寫時序的對其各個控制及數(shù)據(jù)引腳進行方向設置。其控制引腳的配置如下圖所示。 為了對信號的正確穩(wěn)定地采集，必須 再加上一個緩沖存儲器。 FIFO是一種先進先出的存儲器，亦可以在信號采集和信號處理之間實現(xiàn)速度匹配。本系統(tǒng)用VHDL語言設計了一個可控分頻器，用來當 FIFO的寫時鐘，從而控制 ADC的采樣頻率。 15 3． 3 本章小結 本章從硬件的選型，到原理圖進行了祥細的說明，同時對 NIOS II軟核的配置進行了介紹，實現(xiàn)整體硬件電路平臺的搭建，后來軟件程序的設計提供了硬件基礎。 16 第 4 章 系統(tǒng)軟件的設計 系統(tǒng)的核心是 FFT變換，而 FFT變換的的數(shù)據(jù)來源于 ADS805模數(shù)轉換的結果，系統(tǒng)通過對 ADC的控制來實驗采樣頻率的控制。 通過按鍵實現(xiàn)對整個系統(tǒng)的控制作用，通過點陣液晶 LCD12864來顯示頻譜及功率等信息。 系統(tǒng)的整體流程圖如圖 。 圖 整體流程圖 4． 1 位運算 由于輸入序列按時間序位的奇偶抽取，故輸入序列是混序的，為此需要先進行混序處理。 開始 初始化 按鍵中斷 采樣頻率控制 取數(shù) FFT 變換 數(shù)據(jù)變換 LCD 頻譜顯示 Y N 17 1. 原位運算 從 FFT的流圖可以看出，蝶形結兩個輸入節(jié)點只參與本蝶形運算單元的運算，輸出也是兩個節(jié)點，并且計算完后兩個輸入節(jié)點就不再起作用。由于這一特點，我們在計算機編程時可以將蝶形單元的輸出仍放在輸入數(shù) 組中，這一特點稱為 “原位運算 ”。利用這一特點編程可節(jié)省存儲空間，只用 N個復數(shù)存儲單元。 為滿足原位運算，輸入或輸出必有一個是倒位序。 關于 FFT運算的 混序與順序處理（位倒序處理） 由于輸入序列按時間序位的奇偶抽取，故輸入序列是混序的，為此需要先進行混序處理。 混序規(guī)律： x(n)按 n位置進行碼位（二進制）倒置規(guī)律輸入，而非自然排序，即得到混序排列。所以稱為位倒序處理。 位倒序實現(xiàn)： （ 1） DSP實現(xiàn)采用位倒序尋址 （ 2）通用計算機實現(xiàn)可以有兩個方法：一是嚴格按照位倒序含義進行；二是倒進位的加 N/2。 倒位序 ? )2021)( nnnnnx ? 倒位序 自然序 000 0 0 000 100 4 1 001 010 2 2 010 110 6 3 011 001 1 4 100 101 5 5 101 011 3 6 110 表