【正文】 表 寄存器結(jié)構(gòu) 數(shù)據(jù)位 寄存器 D7 D6 D5 D4 D3 D2 D1 D0 SCON SM0 SM1 SM2 REN TB8 RB8 TI RI TCON GATA C。 STC89C52 將所需信號的數(shù)據(jù)、控制 字 命 令計(jì)算出來，傳送至 AD9854，經(jīng)過信號處理 輸出 最終信號 波形 。接著是開 定時器中斷、外部觸發(fā)中斷、串行中斷等。 MAX232 芯片內(nèi)部 1～ 6 引腳 可以和 外部電容 相互接連即可 產(chǎn)生 +12V 與 12V 電壓、 供給 RS232 驅(qū)動使用； 11～ 14 引腳 作為 第一 個 數(shù)據(jù)通道， 能把 TTL/CMOS數(shù)據(jù) 變換 成 RS232數(shù)據(jù) 并 送給 DB9插頭， 7～ 10引腳 做 第二 個 數(shù)據(jù)通道，把 RS232 數(shù)據(jù) 變換 成 TTL/CMOS 數(shù)據(jù) 并 輸出。 UOUT= 三角波產(chǎn)生 電路 及輸出波形 如下圖 所示： 圖 三角波產(chǎn)生電路 及輸出波形 基于 DDS的多波形發(fā)生器研究與設(shè)計(jì) 30 串 行通信 STC89C52單片機(jī)有全雙工的串行通信口，可以 很 方便的 用來 與 PC機(jī)之間的 通信，由于兩者之間的電平方式不同， 所以 兩者之間 必須經(jīng)過 電平轉(zhuǎn)換電路。本次設(shè)計(jì)采用 的是由 LM324 所構(gòu)成的積分電路來實(shí)現(xiàn) 方波與三角波的轉(zhuǎn)換 。如圖 為其連接電路圖： 圖 幅度控制 電路 方波的產(chǎn)生可以用經(jīng)過無源濾波器產(chǎn)生的正弦波 信號 通過 AD9854 的內(nèi)部比較器比較后輸出即可。根據(jù)公式 19231 RRVVAIOV ??? （ 31） 其中 R19為輸 入電阻， R23為反饋電阻。 OP07A 的 控制 增益倍數(shù)和它的 外圍電路有關(guān)，通過對電位器的調(diào)節(jié)可以實(shí)現(xiàn)對信號輸出幅度的調(diào)節(jié)。其濾波電路 及其幅頻特性曲線 如下圖 所示： 基于 DDS的多波形發(fā)生器研究與設(shè)計(jì) 28 圖 無源濾波電路 及其幅頻特性曲線 信 號的放大電路 用運(yùn)算 放大器 OP07A 組成。與有源濾 的 波器相比 教 ，無源 的 濾波器 有著其自身的優(yōu)勢 ，無源 橢圓 的 濾波器 它 的通帶逼近特性良好。 本文所用的是固定輸出電壓 ，通過查其指導(dǎo)手冊可知 VIN 為 5V。 表 AD9854 配置引腳 AD9854 電源 電路 AD9854 的工作電壓是 ，所以當(dāng)其工作時需要把輸入的電壓通過電壓轉(zhuǎn)換器變成 的工作電壓。 該串口 可以與大 多數(shù)同 步傳輸 方式兼 容，支持Motorola6905/11SPI 和 Intel8051SSR 協(xié)議。并口 I/O 操作允許在一次 I/O 操作中以 100M 的時鐘速率完成對任意一個寄存器進(jìn)行寫操作 ，但不能保證在同樣的時鐘速率下完成對寄存器的讀操作。 9854 的頻率 控制字一共 擁 有 48bit， 可以把其分為并行與串行 兩種 模式 。 圖 頻率控制字轉(zhuǎn)換工具 9854 與 MCU 的接口 在 9854 的使用中，常常要與 MCU 或者 DSP 一起使用，要控制 9854 芯片使其輸出一定頻率的波形就必須 來 設(shè)計(jì)一個 能 與 9854 相接 的接口，通過 控制 這個接口 并 向9854 傳 輸 控制字。 表 AD9854 并行寄存器 并行地址 寄存器 的 功能 默認(rèn)值 0x00 0x01 相位 的 寄存器 113:8(15,14 位無效 ) 相位 的 寄存器 17:0 0x00 0x00 0x02 0x03 相位 的 寄存器 213:8(15,14 位無效 ) 相位 的 寄存器 27:0 0x00 0x00 0x04 0x05 0x06 頻率 的 轉(zhuǎn)換字 147:40 頻率 的 轉(zhuǎn)換字 139:32 頻率 的 轉(zhuǎn)換字 131:24 0x00 0x00 0x00 基于 DDS的多波形發(fā)生器研究與設(shè)計(jì) 24 0x07 0x08 0x09 頻率 的 轉(zhuǎn)換字 123:16 頻率 的 轉(zhuǎn)換字 115:8 頻率 的 轉(zhuǎn)換字 17:0 0x00 0x00 0x00 0x0A 0x0B 0x0C 0x0D 0x0E 0x0F 頻率 的 轉(zhuǎn)換字 247:40 頻率 的 轉(zhuǎn)換字 239:32 頻率 的 轉(zhuǎn)換字 231:24 頻率 的 轉(zhuǎn)換字 223:16 頻率 的 轉(zhuǎn)換字 215:8 頻率 的 轉(zhuǎn)換字 27:0 0x00 0x00 0x00 0x00 0x00 0x00 0x10 0x11 0x12 0x13 0x14 0x15 三角頻率 控制 字 47:40 三角頻率 控制 字 39:32 三角頻率 控制 字 31:24 三角頻率 控制 字 23:16 三角頻率 控制 字 15:8 三角頻率 控制 字 7:0 0x00 0x00 0x00 0x00 0x00 0x00 0x16 0x17 0x18 0x19 時鐘 更新 計(jì)數(shù)器 31:24 時鐘 更新 計(jì)數(shù)器 23:16 時鐘 更新 計(jì)數(shù)器 15:8 時鐘 更新 計(jì)數(shù)器 7:0 0x00 0x00 0x00 0x40 0x1A 0x1B 0x1C 邊沿速度 計(jì)數(shù)器 19:16(2 2 2 20不起作用 ) 邊沿速 度 計(jì)數(shù)器 15:8 邊沿速 度 計(jì)數(shù)器 7:0 0x00 0x00 0x00 0x1D 0x1E 0x1F 0x20 節(jié)電控制 時鐘倍頻控制器 DDS 模式 的 控制 以及 累加器 的 清零控制 傳輸模式、 OSK 控制 0x00 0x64 0x20 0x20 0x21 0x22 幅度 輸出 乘法器 I11:8(1 1 1 12不起作用 ) 幅度 輸出 乘法器 I7:0 0x00 0x00 0x23 0x24 幅度 輸出 乘法器 Q11:8(1 1 1 12不起作用 ) 幅度 輸出 乘法器 Q7:0 0x00 0x00 0x25 邊沿 輸出 變化率 的 控制器 7:0 0x80 0x26 QDAC,Q 通道 的 D/A 輸入 11:8 0x00 基于 DDS的多波形發(fā)生器研究與設(shè)計(jì) 25 0x27 QDAC、 Q通道 的 D/A 輸入 7:0 0x00 通過 并行總線 的方式把 數(shù)據(jù)寫入 到 程序 的控制 寄存器 中 ， 事實(shí) 上只是 把其 暫 時存在 I/O 的 緩沖區(qū)中，只有 當(dāng)其 提供更新信號 的 時 侯 ，這些 地址中的 數(shù)據(jù)才會 被 更新到程序 的 寄存器。實(shí)現(xiàn)過程為 :先將載波頻率送頻率控制寄存器 1，然后將相位控制字送至相位控制寄存器 1和 2，再將 BPSK 的調(diào)制數(shù)據(jù)加載到 BPSK 端口，最后使能更新。 模式 100（ BPSK 模式）： BPSK 的 模式與 FSK 的 模式 它們的 控制方 法 相同，只是 F1 是 載波頻率， 29 管腳 則 選擇相位 的 控制字 P1 (低電平 )與 P2 (高電平 ) 中的相位 值來 作為信號的 輸出相位。與 斜率 FSK 的 模式相比， 此 模式 則 需要用戶 來 通過“ HOLD” 引腳來控制 頻率點(diǎn)的變化 。首先 設(shè)置頻率 的 控制字 F1， 再 設(shè)置頻率 的 變化步進(jìn) 值 OF 與 每一步 的 持續(xù)時間 值 △ T，最后 面 使能更新 并輸出 脈沖調(diào)頻 的信號 。 Chirp模式是在指定的頻率范圍和頻率精度上，頻率可以是線性 的 或非線性 的 輸出，而且 其 掃頻 的 方向可控 制 。該模式下，輸出信號的頻率在指定的范圍和精度上發(fā)生線性或非線性的變化，掃描方向可以編程控制。與傳統(tǒng) FSK不同，斜率 FSK 要求： F1 和 F2 分別存儲低頻率和高頻率，而不能任意。 基于 DDS的多波形發(fā)生器研究與設(shè)計(jì) 23 斜率 FSK 通過同緩慢的、用戶定義變化率的實(shí)時頻率來改善傳統(tǒng) FSK 對帶寬的限制。線性掃頻和斜率形成可以很容易的自動完成，不過這都是許多設(shè)置中的一項(xiàng)。但是它會影響 RF發(fā)射機(jī)的使用帶寬，因此用斜率 FSK 來改善使用帶寬。但是， FSK數(shù)據(jù)信號和 DAC 輸出存在線性時延。 29 腳為邏輯低電平時選擇 F1（頻率控制字1，并行地址為 04H 到 09H）， 29 腳為邏輯高電平時選擇 F2（頻率控制字 2，并行 地址為 0AH 到 0FH）?；据敵?正弦波的輸出頻率 的 范圍 是 0至系統(tǒng)時鐘的頻率值的中值 。 其中其 默認(rèn)的幅度 輸出值 為 0，對輸出 的幅度值的 控制 我們 需要 通過 參考 其中的數(shù)字增頻器 。 但 當(dāng)芯片 引腳 復(fù)位時，輸出 的默認(rèn) 信號 是 0Hz、 0 相位。 圖 AD9854 引腳圖 圖中各個管腳的功能如下表： 引腳號 管腳名稱 功能描述 1 to 8 D7~D0 8 位雙向并行 的 編程數(shù)據(jù)輸入，只用于并行 的 編程方式 9， 10， 23， 24， 25， 73， DVDD 連接數(shù)字電路電源輸入，正常情況下相對于模擬地和數(shù)字地的正向電位是 基于 DDS的多波形發(fā)生器研究與設(shè)計(jì) 20 74， 79， 80 11， 12， 26， 27， 28， 72， 75， 76， 77， 78 DGND 數(shù)字地 13， 35， 57， 58， 63 NC 浮空 14 to 19 A5~A0 6位可編程 的 寄存器并行地址線 17 A2/IO 在非正常 編程 的協(xié)議下，對無響應(yīng)值 串行 的 總線復(fù)位 18 A1/SD0 用于單向傳輸數(shù)據(jù) 19 A0/SDIO 雙向傳輸數(shù)據(jù) 20 I/O UDCLK 寄存器控制選擇端 21 WRB/SCLK 編程存儲器 22 RDB/CSB 數(shù)據(jù)讀寫端 29 FSK/BPSK/ HOLD FSK 與 BPSK 的輸出選擇口 30 SHARPED KEYING 跳變模式選擇端 31， 32， 37， 38， 44， 50， 54， 60， 65， AVDD 模擬電源 33， 34， 39， 40， 41， 45， AGND 模擬地 基于 DDS的多波形發(fā)生器研究與設(shè)計(jì) 21 46， 47， 53， 59， 62， 66， 67 36 VOUT 比較器同相位輸出口 42 VINP 比較器同相位輸入口 43 VINN 比較器反相位輸入口 48 IOUT1 電流輸出口 49 IOUTA 電流互補(bǔ)輸出口 51 IOUTB 電流互補(bǔ)輸出口 52 IOUT2 同相電流輸出端 55 DACBP 雜散控制端 56 DAC RSET 滿刻度電阻控制端 61 PLL FILTERL 互補(bǔ)鎖相環(huán)的濾波器 64 DIFF CLK 差分時鐘的控制端 69 REFCLK 單時鐘的輸入 端 70 S/P SELECT 串行與并行方式選擇端 71 MASTER RESET 編程初始化總線 AD9854 的工作模式 AD9854 具有 5 種可編程的工作模式，由 特殊 控制寄存器中 低 4 位的值來確定，在每一種模式下，只 具有 AD9854 的 部分 功能。 正弦 波輸出信號可經(jīng)由內(nèi)部自帶的 比較器 轉(zhuǎn)換 為方波 信號 輸出 并把它作為鐘發(fā)生器 輸出 。 AD 公司的 9854 芯片 可以產(chǎn)生穩(wěn)定的頻率、相位、幅度都 能夠 編程的正弦或 者 余弦信號源 因此在 通信、雷達(dá) 等 各種場合 中有著廣