【正文】 為提高信息傳輸效率，廣泛采用抑制載波的雙邊帶或單邊帶振幅調(diào)制。設(shè)載波信號(hào)的表達(dá)式為： vc(t)=Vcmcos ω ct () 調(diào)制信號(hào)的表達(dá)式為： v Ω (t)=V Ω mcos Ω t （ ） 則調(diào)幅信號(hào)的表達(dá)式為： vo(t)= Vcm(1+mcosΩ t) cosω ct = Vcmcosω ct+1/2mVcmcosω c+Ω )t+1/2mVcmcos(ω cΩ )t （ ） 式中， m 為調(diào)制指數(shù)， m=VΩ m/Vcm； Vcmcosω ct 為載波信號(hào)； 1/2mVcmcosω c+Ω )t 為上邊帶信號(hào)； 1/2mVcmcos(ω cΩ )t 為下邊帶信號(hào)。 MC1496 在振幅調(diào)制中的應(yīng)用 振幅調(diào)制就是使載波信號(hào)的振幅隨調(diào)制信號(hào)的變化規(guī)律而變化。當(dāng)器件為單電源工作時(shí)，因腳 14 接地， 5 腳通過一電阻 5R 接正電源 CCV? （ CCV? 的典型值為 +12V），由于 0I 是 5I 的鏡像電 流，所以改變電阻 5R 可以調(diào)節(jié) 0I 的大小，即 ???? ?5005 RVII VCC （ ） 當(dāng)器件為雙電源工作時(shí)，引腳 14 接負(fù)電源 EEV? （一般接 8V）， 5 腳通過電阻 5R 接地，因此，改變 5R 也可以調(diào)節(jié) 0I 的大小，即 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 29 頁 共 32 頁 ?? ???? 500 R VVII EE （ ） 根據(jù) MC1496 的性能參數(shù)，器件的靜態(tài)電流應(yīng)小于 4mA，一般取 0I ? 5I =1mA左右。 MC1496 靜態(tài)工作點(diǎn)的設(shè)置 （ 1）靜態(tài)偏置電壓的設(shè)置 靜態(tài)偏置電壓的設(shè)置應(yīng)保證各個(gè)晶體管工作放大狀態(tài)，即 晶體管的集 基極間的電壓應(yīng)大于或等于 2V，小于或等于最大允許工作電壓。引腳 8 和 10 接輸入電壓 vx， 1 和 4 接另一輸入電壓 vy，輸出電壓 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 28 頁 共 32 頁 Vo 從引腳 6 和 12 輸出。T5， T6 組 成的單差分放大器用于激勵(lì) T1～ T4。下面介紹一下 MC1496 芯片。新產(chǎn)品有超高頻模擬乘法器 AD834（其帶寬 BW=500MHz～1GHz）， AD835，超高精度模擬乘法器 AD734（其帶寬 BW=40MHz,精度為 %），其中后面三種也都是美國(guó) AD 公司的產(chǎn)品。所以目前在無線通信，廣播電視等方面應(yīng)用較多。高頻電子線路中的振幅調(diào)制，同相檢波，混頻，倍頻，鑒頻，鑒相等調(diào)制與解調(diào)的過程，都可以視為兩個(gè)信號(hào)相乘或者包含相乘的過程。在FLASH 編程期間，此引腳 也用于施加 12V 編程電源（ VPP）。 /EA/VPP：當(dāng) /EA 保持低電平時(shí)，則在此期間外部程序存儲(chǔ)器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。在由外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次 /PSEN 有效。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。此時(shí)， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過一個(gè) ALE 脈沖。在平時(shí)， ALE端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的 1/6。 ALE/PROG：當(dāng)訪問外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 26 頁 共 32 頁 RST：復(fù)位輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口： P3 口管腳是 8 個(gè)帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4個(gè) TTL 門電流。在給出地址 “1” 時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫時(shí)， P2 口輸出其特殊功能寄存器的內(nèi)容。這是由于內(nèi)部上拉的緣故。 P2 口： P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個(gè) TTL 門電流，當(dāng) P2 口被寫 “1” 時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入， P1 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FIASH 編程時(shí)， P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)， P0 輸出原碼，此時(shí) P0 外部必須被拉高。當(dāng) P1 口的管腳第一次寫 1 時(shí)，被定義為高阻輸入。 低功耗的閑置和掉電模式 可編程串行通道 5 個(gè)中斷源 兩個(gè) 16 位定時(shí)器 /計(jì)數(shù)器 32 可編程 I/O 線 128*8 位內(nèi)部 RAM 主要特性 該器件采用 ATMEL 高密度非易失存儲(chǔ)器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的 MCS51指令集和輸出管腳相兼容。然后經(jīng)過濾波器濾除帶外的雜散和諧波分量，得到比較純凈的正弦信號(hào)。 在這里給出了單片機(jī)控制下的直接數(shù)字合成模塊并行輸入方式的設(shè)計(jì)電路圖 所示： 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 23 頁 共 32 頁 圖 AD9851 及濾波器電路 選用一個(gè) 20MHz 高穩(wěn)定有源晶振，既保證輸出頻率穩(wěn)定，減小高頻輻射，又提高了系統(tǒng)的電磁兼容能力。 AD9851 40bits 串行輸入控制字功能如表 所示。控制字輸入受電平信號(hào)控制， W CLK 端每來一個(gè)上升沿就并行輸入一次 8bits 數(shù)據(jù)，輸入數(shù)據(jù)的順序依次為： W0W1W2W3W4， W CLK 端來 5個(gè)上升沿， 8bits5 次數(shù)據(jù)輸入完后， 40bit 輸入寄存器滿，這時(shí)在 UDFQ端來一個(gè)上升沿，即可啟動(dòng) DDS 核心工作產(chǎn)生所設(shè)置的頻率信號(hào)，同時(shí)AD9851 內(nèi)部程序地址指針又回到 W0。 表 AD9851 引腳功能表 AD9851 采用先進(jìn)的 CMOS 集成技術(shù)，當(dāng)其工作在最高時(shí)鐘頻率 180MHz，電源電壓為 +5v 時(shí)，功毫僅為 550mW，當(dāng)電源電壓大于 3v 時(shí)，它可在 40℃～+85℃下正常工作，當(dāng)電源電壓低于 3v 時(shí)， AD9851 可在 0℃～ +85℃下工作。 23 DVDD 數(shù)字電路的正電平輸入端。可使 DDS 累加器及相位補(bǔ)償寄存器清零。輸出電流粗要轉(zhuǎn)換為電壓，一般通過電阻或轉(zhuǎn)換器與地相接。 20 IOUTB 與 IOUT 端具有相同特性的 DAC 互補(bǔ)輸出端， 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 20 頁 共 32 頁 IOUTB=IOUT（ SFDR最佳時(shí)）。比較器正向輸入。比較器反向輸入。比較器的 CMOS 邏輯正電平輸出。比較器的互補(bǔ) CMOS 邏輯負(fù)電平輸出。 Rset 通過一個(gè) ?k的小電阻為參考基準(zhǔn)電壓。 10， 19 AGND 模擬地。直接輸入方式下，其輸入即是系統(tǒng)時(shí)鐘，如果 6 倍頻乘法器工作，則乘法器的輸出是系統(tǒng)時(shí)鐘。 9 REFCLOCK 參考時(shí)鐘輸入端。上升沿異步將 40 位寄存器的內(nèi)容DDS 核心，使其工作。上 升沿異步裝入并行或串行的頻 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 19 頁 共 32 頁 率 /相位控制字到 40 位輸入寄存器。 6 PVCC 6 倍頻參考時(shí)鐘乘法器正電源電壓引腳。表 列出了 AD9851 各引腳功能： 引腳號(hào) 引腳名 功能 4 ～ 1 28～ 25 D0～ D7 8 位數(shù)據(jù)輸入端，用來裝入 32 位頻率和 8 位相位控制字， D0 為最低有效位， D8 為最高有效位，同時(shí) D7 用作 40 位串行數(shù)據(jù)輸入引腳。 AD9851 的控制數(shù)據(jù)，頻率控制字和相位調(diào)制字可以以并行或串行異步兩種方式輸入?？删幊虇⒂?AD9851內(nèi)部集成的 6 倍頻參考時(shí)鐘乘法器這樣輸入的時(shí)鐘頻率不需要很高，且該乘法 器具有很小的 SFDR 和相位噪聲。 由于 AD9851 的核心具有 32bits 的頻率控制字，當(dāng)系統(tǒng)輸入時(shí)鐘頻率為180MHz 時(shí)，其輸出頻率分辨率接近 。 AD9851 的原理框圖如圖 所示： 圖 AD9851 原理框圖 AD9851 芯片的主要性能特點(diǎn)有：① 語序最高輸入時(shí)鐘 180MHz，同時(shí)可選擇是否啟用內(nèi)含的 6 倍頻乘法器；② 帶有高性能的十位數(shù)模轉(zhuǎn)換器；③ 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 17 頁 共 32 頁 內(nèi)含一個(gè)高速比較器；④ 具有簡(jiǎn)化的控制接口，允許串 /并行異步輸入控制字；⑤ 采用 32 位頻率控制字；⑥ 內(nèi)部使用 5 位相位調(diào)制字；⑦ 允許工作電源范圍： + +；⑧ 可以工作在掉電方式（低功耗）：4mW+；⑨ 其自由寄生動(dòng)態(tài)范圍（ SFDR） 43dB70MHz 輸出；⑩ 采用極小的 28 腳貼片式封裝。 AD9851 內(nèi)部結(jié)構(gòu) AD9851芯片是 AD公司生產(chǎn)的最高時(shí)鐘頻率為 180MHz，采用先進(jìn)的 CMOS技術(shù)的高集成度直接數(shù)字式頻率合成器件。整個(gè)系統(tǒng)的整體設(shè)計(jì)框圖如下圖 所示： 圖 系統(tǒng)整體設(shè)計(jì)框圖 AT89C51 鍵 盤 LCD 顯示 AD9851 LPF 乘法器 調(diào)幅 信號(hào) 桂林電子科技大學(xué)畢業(yè)設(shè)計(jì)（論文）報(bào)告用紙 第 16 頁 共 32 頁 3 硬件電路設(shè)計(jì) 直接數(shù)字頻率合成模塊 這里我們采用的是 AD 公司的 DDS 系列芯片之一的 AD9851，其優(yōu)異的功能，尤其是其先進(jìn)的 CMOS 工藝，使其得到廣泛的應(yīng)用。同時(shí)，調(diào)制正弦波信號(hào)通過單 片機(jī) AD 采樣后，并行輸入改變 DDS 芯片頻率控制字就可實(shí)現(xiàn)調(diào)頻，基本不需要外圍電路，且最大頻偏可由軟件任意改變。 故選用該方案。 (4) 顯示模塊 方案一 采用普通 LED 顯示，其優(yōu)點(diǎn)是操作方便，但顯示信息及功能少，且耗電量大。 (3) 調(diào)幅電路 方案 一 采用分立器件實(shí)現(xiàn)，但其電路制作繁復(fù)且性能不甚理想。這種方法不需要硬件電路，只是通過軟件設(shè)計(jì)及鍵盤預(yù)設(shè)一定頻率，由單片機(jī)來控制改變 DDS 頻率控制字參數(shù)，即可實(shí)現(xiàn)調(diào)頻。這樣顯然簡(jiǎn)單而容易控制，且精度較高。 (2) 調(diào)頻電路 方案 一 ： D/A控制 地 址 產(chǎn) 生 RAM D