【正文】 SDRAM controller IP 核需要設(shè)置的參數(shù)比較多，但可以采用預(yù)制模式。在 Nios II 處理器中， SDRAM controller IP 核為 FPGA 片外 SDRAM 提供一個(gè) Avalon 接口，使設(shè)計(jì)者在 FPGA 中創(chuàng)建一個(gè)方便與 SDRAM 芯片連接的定制系統(tǒng)，實(shí)現(xiàn) Avalon 總線主設(shè)備向 SDRAM 的讀 /寫功能。所以任何 Avalon 總線主設(shè)備訪問任何片外三態(tài)芯片（如 SRAM 存儲(chǔ)器、 FLASH 存儲(chǔ)器）都需要 AvalonMM Tristate 總線橋。 本系統(tǒng)中， SPI 設(shè)置為主設(shè)備，其他設(shè)置采用默認(rèn)值。當(dāng)被配置為一個(gè)主設(shè)備時(shí)， SPI 最多能控制 16 獨(dú)立的 SPI 從設(shè)備。 SPI IP 核實(shí)現(xiàn) SPI 協(xié)議并提供 Avalon 接口。本系統(tǒng)由于不需要用 UART 實(shí)現(xiàn)數(shù)據(jù)流操作，所以關(guān)閉數(shù)據(jù)流功能。 UART IP 核的配置相對(duì)比較簡單，主要是波特率和數(shù)據(jù)格式。在本系統(tǒng)中， Nios II 處理器使用一個(gè) UART 與 DSPACE 實(shí)時(shí)仿真系統(tǒng)通信，進(jìn)行實(shí)時(shí)仿真。 36 UART IP 核 UART（ Universal Asynchronous Receiver/Transmitter，通用異步收發(fā)器）內(nèi)核實(shí)現(xiàn)了 Altera FPGA 片上的嵌 入式系統(tǒng)和片外設(shè)備之間的串行的字符流傳輸?shù)囊环N方法。 Timeout 周期設(shè)為默認(rèn)值，在“ Hardware Options”中選中“ Writable period”、“ Readable snapshot”和“ Start/Stopcontrol bits”，從而可以在程序中通過 HAL API 對(duì)定時(shí)器的周期和啟停進(jìn)行控制，并能對(duì)當(dāng)前的計(jì)數(shù)值進(jìn)行讀取。在本系統(tǒng)中需要一個(gè) Timer IP 核，作為時(shí)間戳計(jì)時(shí)器，用來完成對(duì)采樣周期的精確計(jì)時(shí)。在系統(tǒng)軟硬件調(diào)試完畢后，也可以將 JTAG UART IP 核去除以節(jié)省資源。 JTAG UART IP 核的配置參數(shù)主要就是讀 /寫 FIFO（ First Input First Output）深度和中斷閾值。 35 JTAG UART IP 核 JTAG UART 模塊 主要是用于系統(tǒng)調(diào)試。 此外， Altera 為 Nios II 處理器核提供了多種自定制指令，包括位交換、浮點(diǎn)運(yùn)算指令等，可以很方便地集成到處理器中。根據(jù)不同的調(diào)試等級(jí)，可以對(duì) JTAG Debug 模塊進(jìn)行不同的配置。數(shù)據(jù)緩沖器設(shè)為 8Kbytes，指令緩沖器均設(shè)為 4Kbytes。 可選 JTAG 調(diào)試模塊增強(qiáng)功能，包括硬件斷點(diǎn)、數(shù)據(jù)觸發(fā)器和實(shí)時(shí)跟蹤。 256 條定制指令和數(shù)量不限的硬件加速器 單周期硬件乘法和桶形移位寄存器 單獨(dú) 的指令和數(shù)據(jù)緩沖（ 512 字節(jié)至 64 Kbytes） 存儲(chǔ)器保護(hù)單元（ MPU） Nios II /f 內(nèi)核具有以下一些關(guān)鍵功能特性： 由于本系統(tǒng)的主要設(shè)計(jì)目標(biāo)是滿足高實(shí)時(shí)性，所以選擇快速型 Nios II/f 內(nèi)核，以獲得最強(qiáng)的處理器性能。 Nios II 處理器系列包括了三種內(nèi)核 —— 快速型（ Nios II/f）、經(jīng)濟(jì)型（ Nios II/e）和標(biāo)準(zhǔn)型（ Nios II/s）內(nèi)核，每種內(nèi)核都針對(duì)不同的性能范圍和成本而優(yōu)化。系統(tǒng)結(jié)構(gòu)如圖 33 圖 系統(tǒng)結(jié)構(gòu)圖 下面簡要介紹本系統(tǒng)中 Nios II 處理器內(nèi)核和標(biāo)準(zhǔn)組件的配置。 FPGA 芯片中包含一個(gè)可由設(shè)計(jì)者定制的 Nios ‖軟核處理器，實(shí)現(xiàn) MPC 算法的 C 語言程序代碼運(yùn)行在此處理器中。 方案中， FPGA 芯片中嵌入了一個(gè)軟核處理器 Nios ‖處理器。進(jìn)一步的研究就是利用已經(jīng)取得的成果進(jìn)行算法實(shí)現(xiàn)，并且利用實(shí)驗(yàn)開發(fā)板來實(shí)現(xiàn)控制算法，最 終在實(shí)際系統(tǒng)中驗(yàn)證算法的有效性。 31 圖 D/A 轉(zhuǎn)換 模塊 這是時(shí)序仿真波形，經(jīng)過驗(yàn)證此模塊的程序能夠?qū)崿F(xiàn)預(yù)想功能。 30 圖 A/D 轉(zhuǎn)換 的 時(shí)序仿真波形 D/A 轉(zhuǎn)換模塊： D/A 轉(zhuǎn)換是將 FPGA 輸出的數(shù)字量轉(zhuǎn)換成為模擬量輸出，使其能夠在實(shí)際系統(tǒng)中 應(yīng)用。 29 圖 A/D 轉(zhuǎn)換電路 下圖中的模塊是將 A/D 轉(zhuǎn)換器的硬件程序封裝成模塊，以便在以后使用，這里為了驗(yàn)證其正確性搭建了如下模塊。下圖是為了驗(yàn)證其功能所搭建的模塊圖： 圖 移位寄存器 搭建的模塊圖 下圖為仿真結(jié)果，從圖中明顯看出對(duì)輸入的移位。在此利用硬件描述語言來編 28 寫其程序，實(shí)現(xiàn)其功能。下面是對(duì)該模塊的仿真波形圖： 圖 乘法加法器 的 仿真波形圖 對(duì)結(jié)果的分析發(fā)現(xiàn)，除了在時(shí)鐘變換的地方會(huì)出現(xiàn)一些不可預(yù)料的結(jié)果外，正常的運(yùn)算結(jié)果是滿足設(shè)計(jì)要求的。下圖為搭建框圖： 圖 乘法加法器的 框圖 27 首先對(duì)輸入數(shù)據(jù)在時(shí)鐘沿到來時(shí)進(jìn)行存儲(chǔ)，然后在下一個(gè)時(shí)鐘沿到來時(shí)在再進(jìn)行計(jì)算，這樣可以防止競(jìng)爭(zhēng)冒險(xiǎn)和毛刺的出現(xiàn)，圖中所采用的各模塊都是利用軟件提供的封裝器件搭建而成。 乘法加法器： 乘法加法器（ MAC）單元是指對(duì)所輸入的數(shù)據(jù)進(jìn)行乘法加法運(yùn)算。因此，在研究利用 FPGA 實(shí)現(xiàn)預(yù)測(cè)控制算法時(shí)發(fā)現(xiàn)，遞推算法的預(yù)算中大多是進(jìn)行矩陣的乘法和加法運(yùn)算。 矩陣分解 目前各種 GPC 算法中的控制增量式大多都是如下形式： )())(0,0,1( 1 rmTT YYGIGGΔ u ( t) ??? ??? () 其中 ?????????????? 1112100ggggggnn ?????G () n 為求逆階次， gi 可由預(yù)測(cè)模型計(jì)算出的參數(shù)，得： ?????????????? 1112100ggggggnn ?????nG , ??????????????? 12112100ggggggnn ?????1nG () 令待求逆矩陣為： )( nnTnn IGGP ??? , )( 1111 ???? ?? nnTnn IGGP ? () 24 其中 n 和 n1 分別為對(duì)應(yīng)矩陣的求逆階次，引入行向量： ? ?11 , gggK nnn ??? () 可得： ()則有： TnTnnnTnnnTnnnTnnnnTnnKKPKKIGGIKGKGIGGPn??????????????? ???????????????????????????????????????????????????????0000000000000000)(111111 () 上式則為矩陣的 Pn的分解公式?？刂坡手械木仃?G 有如下特性：矩陣是下三角矩陣；各對(duì)角線上的元素是相同的。若 ia,1 =0,in, ib,1 =0, im, ic,1 =0, ir, 對(duì)上式遞推，可以 確定 t 時(shí)刻后 k 步的輸出 y(t+k)(k=1,2…)為： 22 （ ） 最小方差預(yù)報(bào)器 式（ ）中最后一項(xiàng)是 t 時(shí)刻后將來的噪聲的線性組合，去掉后可得 t 時(shí)刻的 k 步最小方差預(yù)報(bào)器： () 預(yù)測(cè)輸出 在 t 時(shí)刻以及 t 時(shí)刻以后的控制增量為零的條件下，由最小方差預(yù)報(bào)器 式子()， 預(yù)測(cè)的將來時(shí)刻的輸出定義為 ym(t+k)， 它的值可由當(dāng)前時(shí)刻的已知信息確定，則由（ ）式可得 （ ） pkitcidtubitcidtubityaktykiikkiikriikmiikniik,...,2,1,)1()()1()()1()(100,100,0,0,1,???????????????????????????????????pkidtubitcidtubityaktykiikriikmiikniik,...,2,1,)()1()()1()(100,0,0,1,???????????????????????????pkdkkidtubitcidtubityaktykiikriikmiikniikm,...,2,1),1,1m i n (,)()1()()1()(1100,0,0,1,?????????????????????????????? 23 參考軌跡 已知系統(tǒng)的時(shí)滯為 d+1,此時(shí)控制量對(duì) y(t+1),y(t+2),………y(t+d)無控制能力，考慮這一因素，去參考軌跡為 ,...2,1,)1()1()( )()( ????????? ??? jyjdtyjdty dtydty srr mr ?? （ ） 其中 ys 為設(shè)定值， ? （ 0? 1） 為柔化系數(shù)，體現(xiàn)了輸出逼近設(shè)定值的速度。接下來介紹一種基于遞推算法的改進(jìn)的預(yù)測(cè)控制算法，它不受 )( 1?qC 多項(xiàng)式穩(wěn)定的限制，且不需求解Diophantine 方程。為了推導(dǎo)出將 來時(shí)刻輸出的預(yù)測(cè)值，使用 Diophantine 方程： )()(1 111 ??? ??? qFqAqE jj （ ） )1( .........)( ????? ???? jjjjjj qeqeeqE （ ） njjjjj qfqffqF ???? ???? . . . . . . . . .)( （ ） 將（ ）式兩側(cè)乘以 jj qE? ，得 )()1()( jtEjtuBEjtyAE jj ???????? ? （ ） 由（ ）式可得 21 )()()1()( jtEtyFjtuBEjty jj ???????? ? （ ） 由（ ）和（ ）可以看到，由于 )1( ??? jtuBE j 只與控制有關(guān)，而 )(tyFj只與輸出有關(guān)，（ ）式中最后一項(xiàng)為將來時(shí)刻的白噪聲，因此 t 時(shí)刻后 j 步輸出的最小方差預(yù)測(cè)值為 )()1()( tyFjtuBEtjty jj ?????? （ ） 得到的（ ）式即為廣義預(yù)測(cè)控制的預(yù)測(cè)模型。 )(ty , )(tu 分別表示被控對(duì)象的輸入和輸出。 CARIMA 模型能自然地把積分作用納入控制律中，因此階躍負(fù)載擾動(dòng)引起的偏差將自然消除。此外，非線性系統(tǒng)，分布參數(shù)系統(tǒng)的模型，連續(xù)的或離散的，確定性的或隨機(jī)性的模型只要具備上述功能，也可以作為預(yù)測(cè)模型使用。預(yù)測(cè)控制對(duì)模型的要求不 20 同于其他傳統(tǒng)的控制方法，其他的反饋控制器一般都依賴于當(dāng)前或過去的狀態(tài)信息，而它能夠根據(jù)系統(tǒng)的歷史信息和選定的未來輸入，預(yù)測(cè)其未來輸出值，因 而可以根據(jù)實(shí)際對(duì)象的復(fù)雜程度，建立適當(dāng)?shù)念A(yù)測(cè)模型。 圖 預(yù)測(cè)控制的 原理結(jié)構(gòu)圖 預(yù)測(cè)模型 預(yù)測(cè)控制的模型稱為預(yù)測(cè)模型。算法共性有如下三點(diǎn)：預(yù)測(cè)模型，滾動(dòng)優(yōu)化和反饋校正。 預(yù)測(cè)控制的特點(diǎn) 預(yù)測(cè)控制是屬于一種基于模型的控制算法。 18 圖 SOPC 開 發(fā)流程簡圖 19 第 3 章 廣義預(yù)測(cè)控制算法 廣義預(yù)測(cè)控制算法保持了最小方差控制器的在線辨識(shí)，模型預(yù)測(cè)和最小方差控制等特點(diǎn)，吸收了 DMC 和 MAC 中的優(yōu)點(diǎn)，提供了在復(fù)雜的環(huán)境下有效地利用過程信息進(jìn)行優(yōu)化控制的途徑。 硬件和軟件設(shè)計(jì)調(diào)試完成后，則需要使用編程工具（ F