【正文】 其次，設(shè)計的指導(dǎo)是老師檢驗其教學(xué)效果，改進(jìn)教學(xué)方法，提高教學(xué)質(zhì)量的絕好機(jī)會。 通過此次 DSP設(shè)計，我不僅把知識融會貫通，而且豐富了大腦，同時在查找資料的過程中也了解了許多課外知識，開拓了視野，認(rèn)識了將來電子的發(fā)展方向，使自己在專業(yè)知識方面和動手能力方面有了質(zhì)的飛躍。 VC5402 的強(qiáng)大信號處理能力使得系統(tǒng)能夠?qū)崿F(xiàn)復(fù)雜的信號處理算法 , 不僅可以進(jìn)行數(shù)據(jù)采集還能夠?qū)Σ杉盘栠M(jìn)行算法處理。 } } } } interrupt void bobo_int1() { keycode=port8000。i256。i++) { port9100=sin_data[i]。 { for(i=0。 } for(。i++)//generat the tri_data。 } 129 for(i=0。i++)//generate the sin_data。 for(i=0。 asm( RSBX INTM)。 IFR=0xffff。//no wait cycle。//disable all maskable interrupt。 ST0=0x1800。//the code number of the key。 ioport int port8000。 int tri_data[256]。 %調(diào)用繪圖函數(shù) tplot繪制濾波器輸出波形 信息工程學(xué)院課程設(shè)計 11 11 系統(tǒng) 軟件設(shè)計 主程序流程圖如圖 42。 subplot(3,1,2)。 %調(diào)用繪圖函數(shù) myplot繪制損耗函數(shù)曲線 yt=39。subplot(3,1,1)。 %調(diào)用 ellip 計算橢圓帶通 DF 系統(tǒng)函數(shù)系數(shù)向量 B和 A y1t=filter(B,A,st)。 %DF指標(biāo)（低通濾波器的通、阻帶邊界頻） [N,wp]=ellipord(wp,ws,rp,rs)。rp=。 wp=2*fp/Fs。 %低通濾波器設(shè)計與實現(xiàn) fp=280。T=1/Fs。參考 AD50 的產(chǎn)品手冊文獻(xiàn) , 得出 TMS320VC5402與 TLC320AD50的連接方法如圖 38所示。在 DAC 之前有一個插值濾波器以保證輸出信號平滑 , ADC 之后有一個抽取濾波器以提高輸入信號的信噪比。它內(nèi)部集成了 16 位的 D/A 和 A/D 轉(zhuǎn)換器 , 采樣速率最高可達(dá) Kb/s, 其采樣速率可通過 DSP 編程來設(shè)置。 1 23 45 67 89 1011 1213 14H E A D E R 7 X 2D S P J A T GR?4K 7R?4K 7V C C 圖 37 JTAG 接口引腳連接圖 A/D 接口電路設(shè)計 A/D轉(zhuǎn)換模塊是整個系統(tǒng)的主要部分，它接收來自外部的信號或模擬數(shù)據(jù)，然后經(jīng)過處理轉(zhuǎn)換成數(shù)字信號傳遞給 CPU做后續(xù)的處理。標(biāo)準(zhǔn) JTAG 測試端口包括 4 個必選引腳和一個可選的異步 JTAG信息工程學(xué)院課程設(shè)計 9 9 的復(fù)位引腳 TRST，分別是工作模式選擇引腳 TMS，串行數(shù)據(jù)輸入引腳 TDI，串行數(shù)據(jù)輸出引腳 TDO，端口工作時鐘引腳 TCK。 CSWEA 1 5A 1 4A 1 3A 1 2A 1 1A 1 0A9A8A7A6A5A4A3A2A1A0 D0D1D2D3D4D5D7D9D 1 1D 1 2D 1 4UBLBOED 1 5D 1 3D 1 0D8D6I C S I 6 4 L V 1 6J?D S P A 1 5D S P A 1 3D S P A 1 2D S P A 1 1D S P A 1 0D S P A 9D S P A 8D S P A 7D S P A 6D S P A 5D S P A 4D S P A 3D S P A 2D S P A 1D S P A 0D S P A 1 4D S P D 1 5D S P D 1 4D S P D 1 3D S P D 1 2D S P D 1 1D S P D 1 0D S P D 9D S P D 8D S P D 7D S P D 6D S P D 5D S P D 4D S P D 3D S P D 2D S P D 1D S P D 0D S P M S T R BD S P P S 圖 36數(shù)據(jù)存儲器擴(kuò)展電路 JTAG 接口設(shè)計 在系統(tǒng)中，通過 JTAG測試口訪問和調(diào)試 DSP芯片。系 統(tǒng)選擇 ICSI64LV16作為外部存儲器，其容量 64K字 16 bit。 CSWEA 15A 14A 13A 12A 11A 10A9A8A7A6A5A4A3A2A1A0 D0D1D2D3D4D5D7D9D 11D 12D 14OED 15D 13D 10D8D6A T 2 9L V 1 20 4J?D S P D 15D S P D 14D S P D 13D S P D 12D S P D 11D S P D 10D S P D 9D S P D 8D S P D 7D S P D 6D S P D 5D S P D 4D S P D 3D S P D 2D S P D 1D S P D 0D S P A 15D S P A 14D S P A 13D S P A 12D S P A 11D S P A 10D S P A 9D S P A 8D S P A 7D S P A 6D S P A 5D S P A 4D S P A 3D S P A 2D S P A 1D S P A 0D S P M S T R BD S P P S 圖 35程序存儲器擴(kuò)展電路 要實現(xiàn)語音數(shù)據(jù)和系統(tǒng)程序的存儲， TMS320VC5402必須有外接擴(kuò)展存儲器。地址線： A0~A15；數(shù)據(jù)線： I/O0~I/O15；控制線： CE— 片選信號； WE — 編程寫信號； OE — 輸出使能信號。時鐘電路圖如圖 34所示。利用 DSP芯片內(nèi)部提 供的晶振電路，在 DSP芯片的 X X2之間連接晶體振蕩器。本設(shè)計采用由 TPS370733組成的自動復(fù)位電路（如圖 33）。當(dāng)系統(tǒng)上電后， RS 引腳應(yīng)至少保持 5個時鐘周期穩(wěn)定的低電平，以確保數(shù)據(jù)、地址和控制線的正確配置。電路圖如圖 32所示。 DSP芯片采用的供電方式，主要取決于應(yīng)用系統(tǒng)中提供什么樣的電源。 A D CD S PT M S 3 2 0 V C 5 4 0 2語 音 信 號復(fù) 位電 源F L A S HS R A M時 鐘J T A G 圖 31系統(tǒng)結(jié)構(gòu)框圖 信息工程學(xué)院課程設(shè)計 6 6 電源設(shè)計 為了降低芯片功耗， C54x系列芯片大部分都采用低電壓設(shè)計，并且采用雙電源供電，即內(nèi)核電源 CVDD：采用 ，主要為芯片的內(nèi)部邏輯提供電壓，包括 CPU、時鐘電路和所有的外設(shè)邏輯； I/O電源 DVDD：采用 ，主要供 I/O接口使用。 三、硬件設(shè)計 由 系統(tǒng) 結(jié)構(gòu)框圖可知，系統(tǒng) 主要包括實現(xiàn)模 /數(shù)轉(zhuǎn)換的 A/D 模塊、掉電時存放程序的Flash模塊、為 DSP提供電源的外部電源模塊、 時鐘模塊，復(fù)位電路模塊、 實現(xiàn)程序下載的JTAG接口模塊 以及外接擴(kuò)展存儲器 等幾個部分 .系統(tǒng)結(jié)構(gòu)框圖如圖 31所示。啟動二次通信有兩種方法 ,一種是在 FC 上加高電平 ,第二種是將 15 位方式在首次通信的 D IN 的 LSB 位置為 1。首次通信專用于轉(zhuǎn)換數(shù)據(jù)的傳送 ,其時序如圖 2 所示。 AD50 的工作方式和采樣頻率均通過串口編程來實現(xiàn)。 AD50 內(nèi)部有 7 個數(shù)據(jù)和控制寄存器 ,用于編程設(shè)置它們的工作狀態(tài)。 TLC320AD50(以下簡稱 AD50 )是 TI 生產(chǎn)的多媒體音頻編解碼器芯片 ,它集成了 16 位A/D 和 D/A 轉(zhuǎn)換器 ,采樣速率最高可達(dá) ,其采樣速率可通過 DSP 編程來設(shè)置。設(shè)計中采用 TLC320AD50 完成語音信號的A/D