【正文】 數(shù)字信號(hào)處理 [M].北京：電子工業(yè)出版社， 2020. [10]紀(jì)震，鐘春 .DSP系統(tǒng)入門與實(shí)踐 [M]。實(shí)驗(yàn)表明 :本系統(tǒng)能對(duì)頻率在 0～ 30kHz 的范圍內(nèi)的信號(hào)很好地完成頻譜分析。這些都是我們今后研究中要改進(jìn)的方面。比如 :由于 A/D 的采樣速率決定了處理信號(hào)的頻率為 30kHz 以下 ,在做頻譜分析之前需要對(duì)信號(hào)進(jìn)行頻率范圍估計(jì) 。對(duì)信號(hào)進(jìn)行實(shí)際采集表明 :對(duì)于頻率在 0～ 30kHz 范圍內(nèi)的信號(hào) ,能夠完成其頻譜分析 ,且滿足實(shí)時(shí)性的要求。 TLV1544 的最高采樣率可以達(dá)到３ＭＨｚ．由于采集的數(shù)據(jù)要進(jìn)行存儲(chǔ) 要花費(fèi)一定ＣＰＵ時(shí)間，所以采樣率一般要控制在１Ｍ左右，采樣點(diǎn)數(shù)為５１２點(diǎn)，采樣時(shí)間為５１２／１Ｍ＝５１２ｎｓ，ＦＦＴ變換大概需要２１ｎｓ的時(shí)間，比樣本積累時(shí)間小的多，非常接近實(shí)時(shí)性，對(duì)信號(hào)要求不能大于３２０ＫＨｚ對(duì)頻率低的信號(hào)可以由軟件控制，降低采樣率，保證５１２點(diǎn)采樣一個(gè)周期． 算法過程： FFT算法很多，但在定點(diǎn) ＤＳＰ上實(shí)現(xiàn)需要考慮具體的一些問題．首先要確定采樣點(diǎn)數(shù)，ＦＦＴ的點(diǎn)數(shù)與頻譜分辨率有直接關(guān)系，采樣率為ｆｓ的Ｎ點(diǎn)ＦＦＴ頻率分辨間隔為２ｆｓ／Ｎ，頻譜寬度從０到ｆｓ／２．頻率分辨間隔越小，頻率分辨率越高，對(duì)于周期信號(hào)，如果Ｎ點(diǎn)恰好包含一個(gè)或整數(shù)個(gè)周期，則信號(hào)頻譜上將在對(duì)應(yīng)頻點(diǎn)上出現(xiàn)尖峰，否則譜上沒有正好與信號(hào)頻率對(duì)應(yīng)的頻點(diǎn)，此頻點(diǎn)能量將分散到相鄰的頻點(diǎn)上，實(shí)際的信號(hào)包含多種頻率成分，樣點(diǎn)不可能正好是這些分量周期的整數(shù)倍，在Ｎ較小時(shí)，兩個(gè)頻率相近的分量可能在頻譜上無法分辨，而提高分辨率，增大Ｎ值，將使ＦＦＴ運(yùn)算量 增加，綜合考慮實(shí)時(shí)性和分辨率，選取了Ｎ等于５１２點(diǎn)． 當(dāng)Ｎ值確定后，提高采樣率將縮短采樣時(shí)間，降低頻率分辨率，得不到低頻分量的信息，因此需要根據(jù)信號(hào)的頻率范圍調(diào)整采樣時(shí)間，可以在ＡＤ采樣程序中設(shè)置采樣率 在測試間采樣率定為１ｋ． 頻譜分析系統(tǒng)原理圖： 信息工程學(xué)院課程設(shè)計(jì)（論文） 16 低 通 濾 波器取 樣 電路A / D存 儲(chǔ) 器D S P D / A顯 示控 制 器 ： 開 始系 統(tǒng) 初 始 化調(diào) 入 數(shù) 據(jù)調(diào) 入 系 數(shù)數(shù) 據(jù) 倒 序F F T 變 換結(jié) 束 在現(xiàn)場環(huán)境中，通過仿真器與設(shè)備 PCB板相連接，在 CCS環(huán)境中可以查看和采集到的波形及經(jīng)過 FFT變換后的波形圖。模擬輸入的采樣在前１０個(gè)Ｉ／Ｏ時(shí)鐘序列后停止。前４個(gè)有效時(shí)鐘周期，將從ＤＡＴＡ Ｎ輸入的４ｂ輸入數(shù)據(jù)寄存器，選擇所需要的模擬通道。ＤＳＰ通過Ｉ／ＯＣＬＫ引腳提供輸入／輸出時(shí)鐘序列，當(dāng)由ＤＳＰ提供的幀同步脈沖到來后，芯片從ＤＡＴＡＮ接收４ｂ通道選擇地址，同時(shí)從ＤＡＴＡＯＵＴ送出的前一次轉(zhuǎn)換的結(jié)果，由ＤＳＰ串行接收。 采樣： 開始時(shí)，ＣＳ為高電平（芯片處于非激活狀態(tài)），ＤＡＴＡＮ和Ｉ／ＯＣＬＫ無效，ＤＡＴＡＯＵＴ處于高阻態(tài)。最 后 ,對(duì)于系統(tǒng)中一些難以事先決定的設(shè)置引腳附近 ,放置上位/ 下拉電阻 ,為以后的電路更改或擴(kuò)展提供方便 . 通過 JTAG接口，可以對(duì) C5402芯片內(nèi)部的所有結(jié)構(gòu)進(jìn)行訪問，下圖是 14針 JTAG接口： 信息工程學(xué)院課程設(shè)計(jì)（論文） 14 GND8T D I3T R S T2V C C5T M S1NC6T D O7GND4T R E T9GND10T C K11GND12E M 013E M 114J T A GI D C 1 4V C CR 2 310kR 2 410kV C CTRSTTCKTMSTDITDOEMU0EMU1 JTAG接口電路 14針 JTAG接口定義引腳名稱描述： 1,13 VCC 接電源 2,4,6,8,10,14 GND 接地 3 nTRST 測試系統(tǒng)復(fù)位信號(hào) 5 TDI 測試數(shù)據(jù)串行輸入 7 TMS 測試模式選擇 ： 軟件設(shè)計(jì)思路： 信息工程學(xué)院課程設(shè)計(jì)（論文） 15 軟件設(shè)計(jì)部分主要包含系統(tǒng)初始化，ＡＤ采集，ＦＦＴ變換， FFT信號(hào)分析，ＤＡ轉(zhuǎn)換，結(jié)構(gòu)顯示和上傳。USB 芯片要連接到 USB 接口插件 ,以實(shí)現(xiàn)與主機(jī)的交互。其中 :電源模塊接出一個(gè)插座 ,以便于外部電壓輸入 。結(jié)合配套的仿真軟件 ,可訪問 DSPs 的所有資源 ,包括片內(nèi)寄存器及所有的存儲(chǔ)器 ,從而提供了一個(gè)實(shí)時(shí)的硬件仿真與調(diào)試環(huán)境 ,便于開發(fā)人員進(jìn)行系統(tǒng)軟件調(diào)試。 MR1V C C2G N D3P F I4W D O8R E S7W D I6P F O5U?M A X 7 0 6 RV C C 上電復(fù)位電路 接口電路設(shè)計(jì) : JTAG是基于 IEEE 1149. 1 標(biāo)準(zhǔn)的 一種邊界掃描測試方式。系統(tǒng)中讓 DSP工作在 20MHz的頻率，因此根據(jù) 5402的主時(shí)鐘配置規(guī)則，只要將 5402的 CLKMD1,CLKMD2,CLKMD3 這 3個(gè)引腳分別選擇高電平，低電平，低電平即可。 74LVCl6245A 是一個(gè)工作信息工程學(xué)院課程設(shè)計(jì)（論文） 12 電壓在 伏到 3． 6伏的雙向收發(fā)器，可以用做兩個(gè)八位的或是一個(gè)十六位的收發(fā)器，它可以接收高達(dá) 5． 5V的高電平，而輸出的高電平可以達(dá)到 3． 3V左右，正適合 TMS320VC540與 AT89S52 之間的電平轉(zhuǎn)換。其區(qū)別在于標(biāo)準(zhǔn)型只可以訪問固 定的地址空間，而增強(qiáng)型可以訪問整個(gè) DSP的片內(nèi)存儲(chǔ)器。 DSP 芯片中的 HPl 分為 HPI 一 8 和 HPI 一 16針對(duì)具有 8 位和 16 位數(shù)據(jù)線的單片機(jī)。主 機(jī)還可以通過 HPI接口裝載 DSP應(yīng)用程序、接受 DSP運(yùn)行結(jié)果或診斷 DSP運(yùn)行狀態(tài)。 HPI接口通過控制寄存器 (HPIC)、地址寄存器 (HPIA)、數(shù)據(jù)所存器 (HPI內(nèi)存塊實(shí)現(xiàn)與 主機(jī)通信?？刂戚斎攵耍模粒茫粒：停模粒茫拢Q定哪一個(gè)被ＤＡＣ裝載。 ／Ａ轉(zhuǎn)換設(shè)計(jì)： Ｄ／Ａ單元負(fù)責(zé)把ＤＳＰ處理的數(shù)據(jù)轉(zhuǎn)換為模擬輸出 ，采用ＴＩ公司為ＤＳＰ外圍設(shè)備配套的一種Ｄ／Ａ轉(zhuǎn)換器ＴＬＣ７５２８．ＴＬＣ７５２８是雙路，８位數(shù)字．并口模擬轉(zhuǎn)換器，被設(shè)計(jì)成具有單獨(dú)片內(nèi)數(shù)據(jù)鎖存器。 TLV1544 的 EOC 觸發(fā) DSP 的外部 0 中斷 , 轉(zhuǎn)換結(jié)束通過中斷接收轉(zhuǎn)換好的數(shù)據(jù)。 信息工程學(xué)院課程設(shè)計(jì)（論文） 11 V C C66IN V C L K67