【正文】 謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH?！璆EN:FOR I IN A’RANGE GENERATEU1:COMP PORT MAP(X=A(I),Y=B(I))。END COMPONENT。并行語句 /生成語句n 例如：…COMPONENT COMPPORT(X:IN STD_LOGIC。u變量：默認是 I。語句格式如下：n 格式一：用于規(guī)則結(jié)構(gòu)的設(shè)計標號名 :FOR 變量 IN 范圍 GENERATE【并發(fā)處理語句】END GENERATE 【標號名】 。 名稱映射U3:AND2 PORT MAP(A,B,Z=C)?！璘1:AND2 PORT MAP(A,B,C)。END COMPONENT。并行語句 /元件例化語句n 例如：COMPONENT AND2PORT(X,Y:IN BIT。n 元件例化格式：n 元件標號 :實體名 (元件名 ) PORT MAP(接口信號實參表 )。n 元件聲明格式：COMPONENT 元件實體名PORT(元件端口信息 )。n 與進程相比不同之處在于：過程的內(nèi)容（過程內(nèi)部的順序語句）可以保留在別處，在整個設(shè)計內(nèi)可以重復(fù)使用。 并行語句 /并行過程調(diào)用語句n 并行過程調(diào)用語句出現(xiàn)在結(jié)構(gòu)體內(nèi)，是一種可以在 進程之外 執(zhí)行的過程調(diào)用語句。ARCHITECTURE b OF mux41 ISBEGINWITH SEL SELECTQ=DIN(0) WHEN “00”,DIN(1) WHEN “01”,DIN(2) WHEN “10”,DIN(3) WHEN OTHERS。 Q : OUT STD_LOGIC)。ENTITY mux41 ISPORT(SEL :IN STD_LOGIC_VECTOR(1 DOWNTO 0)。并行語句 /并行信號賦值語句 /選擇信號賦值語句n 例如：四選一電路 LIBRARY IEEE。 并行語句 /并行信號賦值語句n 選擇信號賦值語句WITH 選擇條件表達式 SELECT目標信號量 =表達式 1 WHEN 選擇條件 1 表達式 2 WHEN 選擇條件 2 … 表達式 n WHEN 選擇條件 n。q= i0 WHEN sel=00 ELSE i1 WHEN sel=01 ELSE i2 WHEN sel=10 ELSE i3 WHEN OTHORS 。ARCHITECTURE a OF mux414 ISSIGNAL sel: STD_LOGIC_VECTOR(1 DOWNTO 0)。 q :OUT STD_LOGIC)。USE 。n 注意：u最后一行中的 “條件表達式 n”可以寫作 “OTHERS”，以確保 WHEN 子句能夠覆蓋所有可能的條件；u所列出的條件有一個隱含的優(yōu)先級，先列出的優(yōu)先級最高，最后給出的條件優(yōu)先級最低。END ART。 ARCHITECTURE ART OF a_var ISBEGINPROCESS(a,I)BEGINOutput=a(I)。n 例如：兩個等價ARCHITECTURE ART OF a_var ISBEGIN Output=a(I)。n 當賦值號 “=”右邊表達式中的信號發(fā)生變化時，賦值語句被激活。并行語句 /并行信號賦值語句n 簡單信號賦值語句n 格式： 信號名 =表達式【 AFTER TIME】 。END BLOCK B1。END BLOCK B2。B3:BLOCKBEGINZ=S。B2:BLOCKSIGNAL S:BIT。并行語句 /塊語句B1:BLOCKSIGNAL S:BIT。PB2=S1 AFTER GB1,B1 AFTER GB2。SIGNAL S1:BIT。PORT MAP(PB1=B1,PB2=A1)。PORT(PB1:IN BIT。并行語句 /塊語句n 例如 :BLK1:BLOCKGENERIC(GB1,GB2:TIME)。標號： BLOCK塊頭【聲明語句】；BEGIN【并行處理語句】；END BLOCK 標號名；n 塊頭 —— 主要用于信號的映射及參數(shù)的定義，通常通過GENERIC語句、 GENERIC MAP以及 PORT和 PORT MAP語句來實現(xiàn)；n 聲明語句 —— 與結(jié)構(gòu)體的聲明語句相同，主要是對該塊所要用到的客體進行聲明。END ART。 END IF。 THENQ = Q+1。IF ENA = 39。139。ELSIF CLK39。139。QOUT= Q。 ELSE 39。 WHEN Q=12 OR CLR=39。RST = 39。SIGNAL RST,DLY:STD_LOGIC。n 在一個結(jié)構(gòu)體中多個 PROCESS語句可以同時并行的執(zhí)行 ,該語句有如下 特點 :u可以和其它進程語句同時執(zhí)行，并可以存取結(jié)構(gòu)體和實體中所定義的信號；u進程中的所有語句都按照順序執(zhí)行；u為啟動進程，在進程中必須包含一個 敏感信號表 或WAIT 語句 ；u進程之間的通信是通過信號量來實現(xiàn)的。 n 空語句 （ NULL）n 格式： NULL；n 在有些情況下不需要執(zhí)行任何動作，就可以用空語句。若條件滿足就繼續(xù)執(zhí)行 ,否則輸出錯誤信息和錯誤級別信息。n 函數(shù)調(diào)用與過程調(diào)用相似，調(diào)用函數(shù)將返回一個指定數(shù)據(jù)類型的值，函數(shù)的參量只能式輸入值。 —— 順序語句n 子程序包括過程和函數(shù)，可以在 VHDL的結(jié)構(gòu)體或程序包中的任何位置對子程序進行調(diào)用。為防止進入無限等待情況，應(yīng)做一些處理。u只要一個以上的條件被滿足，進程就被啟動。 n 注意：如果時間表達式的值為 0，則 WAIT FOR 就相當于無限循環(huán)語句，電路仿真時將出現(xiàn)死機現(xiàn)象。lCLK1=NOT CLK1。n 當進程執(zhí)行到該語句時，被掛起；經(jīng)過時間表達式所指定的等待時間以后，進程將被啟動，程序就開始繼續(xù)執(zhí)行WAIT FOR 語句后面的語句。n 注意： WAIT UNTIL 語句隱含一個敏感信號列表，就是條件表達式所包含的信號，任何一個敏感信號發(fā)生改變時，就立即對條件表達式進行測試。END LOOP RESET_LOOP。例PROCESSBEGINRESET_LOOP:LOOPWAIT UNTIL CLK’EVENT AND CLK=‘1’。順序語句 /同步控制語句n 格式： WAIT UNTIL 條件表達式 。 WAIT ON a,b。END PROCESS。如果PROCESS語句已有敏感信號量列表，則在進程中不能再使用 WAIT ON 語句，反之就不能有敏感信號量列表?！?條件滿足uWAIT FOR 時間表達式； —— 時間到順序語句 /同步控制語句n WAIT ON 信號【 ,信號 , … 】 ?！?無限等待，不常用uWAIT ON 信號【 ,信號 , … 】 。n WAIT 語句適合于仿真，不適合于綜合。順序語句 /同步控制語句n 進程在仿真運行中總是處于兩種狀態(tài)：執(zhí)行或掛起。END LOOP。END IF。n NEXT【標號】【 WHEN條件表達式】；n 例如：PROCESS (a,b)CONSTANT max_limit: INTEGER:=255BEGINFOR i IN 0 TO max_limit LOOPIF (done(i)=TRUE) THENNEXT。類似于 C語言中的 “continue。END PROCESS。 END IF END LOOP。 ELSE int_a:=int_a1。EXIT 標號；EXIT 標號 WHEN 條件表達式；n 例如：PROCESS(a)VARIABLE int_a :INTEGER?！?。順序語句 /循環(huán)控制語句 / EXIT 語句n EXIT語句，用于 LOOP語句中實現(xiàn)提前終止循環(huán)。順序語句 /循環(huán)控制語句 / LOOP 語句n 無限循環(huán)語句 —— 不常用【標號 :】 LOOP…EXIT WHEN (條件表達式 )；END LOOP。y=tmp。WHILE i8 LOOPtmp:=tmp XOR x(i)。039。n 例：８位奇偶校驗電路PROCESS(x)VARIABLE tmp: STD_LOGIC。 n 在該語句中 ,如果條件為真 ,則進行循環(huán)，否則結(jié)束循環(huán)。END LOOP。 FOR i IN 0 TO 7 LOOP IF x(i)=‘1’ THEN tmp:=NOT tmp。END PROCESS。END LOOP。039。ARCHITECTURE ART OF CRC8 ISBEGINPROCESS(x)VARIABLE tmp: STD_LOGIC。 y : OUT STD_LOGIC)。USE 。區(qū)別：IF語句：條件有先后之分CASE語句：沒有先后之分順序語句 /循環(huán)控制語句 / LOOP 語句n FOR LOOP結(jié)構(gòu) —— 固定循環(huán)次數(shù)【標號 :】 FOR 循環(huán)變量 IN 循環(huán)下限 TO 循環(huán)上限 LOOP順序語句序列END LOOP【標號】；n 說明：u循環(huán)次數(shù)由循環(huán)上下限決定；u循環(huán)變量的值從循環(huán)下限開始，每循環(huán)一次自動指向下一個循環(huán)變量值；u當循環(huán)變量值大于循環(huán)上限時循環(huán)結(jié)束；u對 FOR LOOP結(jié)構(gòu)，默認循環(huán)變量位 i，不用聲明。END PROCESS。WHEN “10”=Q=DIN(2)。ARCHITECTURE ART OF mux41 ISBEGINPROCESS(DIN,SEL)BEGINCASE SEL ISWHEN “00”=Q=DIN(0)。 Q: OUT STD_LOGIC)