【正文】 （ 1） — 25（ 2） 14（ 3） — 65（ 4） 23 2． 3 有一個(gè)字長為 32位的浮點(diǎn)數(shù) ， 階碼為 10位 ， 用移碼表示；尾數(shù) 22位 ， 用補(bǔ)碼表示；基數(shù)為 2。寄存器 、 運(yùn)算器 、 控制器共同完成程序規(guī)定的動(dòng)作 。 漢字要進(jìn)入計(jì)算機(jī)必須解決輸入編碼 、 漢字內(nèi)碼等問題 。 一個(gè)浮點(diǎn)數(shù)由符號(hào)位 、 尾數(shù) 、 階碼組成 。 若控存允許改寫 ，則微程序被稱為是動(dòng)態(tài)的 ， 即允許對(duì)指令系統(tǒng)進(jìn)行修改 。 表 2－ 9列出了兩種微指令的主要特點(diǎn) 。 而垂直型微指令屏蔽了硬件低層細(xì)節(jié) ， 使微程序員面對(duì)一個(gè)相對(duì)高層的控制器硬件進(jìn)行編程 。所以微指令主要可以分為兩類：水平型和垂直型。但是由于整機(jī)所需的控制信號(hào)可能多達(dá)上百個(gè)，這樣會(huì)使微指令的長度變得難以實(shí)現(xiàn)?？刂拼a部分用于產(chǎn)生控制信號(hào)，而地址碼部分則參與形成下一條微指令地址。 (2) 流程 控存地址寄存器 (CAR)中存放著下一條微指令的地址； 時(shí)序邏輯發(fā)出對(duì)控存的讀命令 ， 讀取下一條微指令； 控制器把由 CAR指定的控制字讀入控存數(shù)據(jù)寄存器 (CBR)； 根據(jù) CBR中的內(nèi)容產(chǎn)生控制信號(hào)； 根據(jù) CBR中的內(nèi)容以及 ALU的標(biāo)志位等狀態(tài)信息 ， 產(chǎn)生下一條微指令的地址 ， 并將其置人 CAR。 微程序存放在控制存儲(chǔ)器中 (控存 )。 每一個(gè) CW都代表著一條微指令 (micro－instruction)。 我們可以構(gòu)造一個(gè)控制字 (control word， CW)， 其每一位都對(duì)應(yīng)著一根控制信號(hào)線 ， 這樣每一個(gè)微操作都可以由控制宇取不同的值來表示 ?，F(xiàn)代的 CISC處理器大多采用微程序控制方式；而 RISC處理器由于簡(jiǎn)化了指令系統(tǒng)，其結(jié)構(gòu)也隨之而簡(jiǎn)化，所以也可以使用硬布線邏輯。因?yàn)槭墚?dāng)時(shí)存儲(chǔ)器技術(shù)的限制，并未真正得到應(yīng)用。 一種相比之下非常簡(jiǎn)單的方案 —— 微程序控制逐漸被用于控制器的設(shè)計(jì)和實(shí)現(xiàn)過程中。用組合電路來實(shí)現(xiàn)控制器，滿足所有的布爾方程，也越來越艱難了。 (3)控制邏輯 我們已經(jīng)討論了硬布線邏輯控制器的定時(shí)邏輯和指令譯碼邏輯，接下來討論其內(nèi)部控制邏輯，控制邏輯的功能就是根據(jù)輸入信號(hào)產(chǎn)生相應(yīng)的輸出控制信號(hào)，所以可以用一組布爾方程來描述控制器以及 CPU的行為。 控制器就在 T1， T2， ? ， Tn的作用下，順序產(chǎn)生各種控制信號(hào)。 (2)定時(shí) (一個(gè)指令所產(chǎn)生的輸出控制信號(hào)是有時(shí)序關(guān)系的 ) 控制器利用輸入的時(shí)鐘信號(hào)作為產(chǎn)生各種控制信號(hào)的定時(shí)信號(hào)。 (1)指令譯碼 控制器分析每條待執(zhí)行的指令 ， 對(duì)不同的操作碼產(chǎn)生不同的控制信號(hào) ?？刂破鞯膶?shí)現(xiàn)方法主要有兩種：硬布線邏輯 (hard wired implementation)和微程序控制 (micro－ programmed implementation)。 2． 3． 2控制器的實(shí)現(xiàn) (硬布線邏輯／微程序控制 ) 控制器的作用就是根據(jù)輸入的時(shí)鐘信號(hào)、指令信息以及各種狀態(tài)信號(hào)產(chǎn)生相應(yīng)的控制信號(hào)去控制各個(gè)部件完成特定的操作。當(dāng)發(fā)生多個(gè)設(shè)備爭(zhēng)用總線時(shí) ， 仲裁電路會(huì)依據(jù)某種策略 (如優(yōu)先級(jí) )來決定使用總線的先后順序 。 CPU內(nèi)部各器件之間互連的總線稱為內(nèi)部總線 ， CPU與其他部件之間互連的總線稱為外部總線 (又稱系統(tǒng)總線 )。中斷服務(wù)完成之后， CPU再次禁止中斷，以恢復(fù)現(xiàn)場(chǎng)和斷點(diǎn)信息，使之返回到原主程序斷點(diǎn)處繼續(xù)執(zhí)行。 把中斷服務(wù)程序的入口地址置人 PC中：控制器保存完斷點(diǎn)信息后 ， 接著就把相應(yīng)的中斷服務(wù)程序入口地址置入程序計(jì)數(shù)器中去 ， CPU馬上要執(zhí)行的下一條指令就是中斷服務(wù)程序的第一條指令 。 保存斷點(diǎn)信息：當(dāng) CPU進(jìn)入中斷響應(yīng)過程 ， 關(guān)閉中斷允許后 ， 控制器要保護(hù)當(dāng)前正在執(zhí)行的程序的斷點(diǎn)信息；把程序的斷點(diǎn)即 PC里的內(nèi)容 ， 以及 PSW里的內(nèi)容等推入系統(tǒng)堆棧 。 圖 2－ 7 計(jì)算機(jī)的中斷機(jī)制 通常把 CPU中斷處理過程分為兩個(gè)階段：中斷響應(yīng)過程和中斷服務(wù)過程 。 (1) 中斷處理過程 如圖 2－ 7所示 ， 如果系統(tǒng)允許響應(yīng)中斷請(qǐng)求 ， 那么在每條指令執(zhí)行完成后 ， 控制器都要檢查是否有中斷發(fā)生 ， 如果沒有中斷請(qǐng)求信號(hào) ， 控制器則轉(zhuǎn)去取下一條指令 ， 如果有中斷事件發(fā)生 ， 則暫停執(zhí)行當(dāng)前程序并保護(hù)其現(xiàn)場(chǎng)狀態(tài)信息 (如下一條指令的地址 、相關(guān)寄存器的內(nèi)容等等 )， 然后轉(zhuǎn)去執(zhí)行中斷服務(wù)程序 。 MAR ← (PC) MBR ← Memory IR ← (MBR) PC ← (PC)＋ 1 3． 中斷控制邏輯 計(jì)算機(jī)系統(tǒng)通常都提供了中斷機(jī)制，允許某一事件的發(fā)生 (如由 I／ O設(shè)備提出服務(wù)請(qǐng)求 )可以中止 CPU正在執(zhí)行的程序，轉(zhuǎn)去對(duì)該事件進(jìn)行處理，然后再返回原程序被中止處繼續(xù)執(zhí)行。 2． 指令寄存器 (Ｉ R) 控制器需要完成取指令 、 分析指令和執(zhí)行指令的操作 。 完成一個(gè)微操作的時(shí)間就稱為 CPU周期 (機(jī)器周期 )。 執(zhí)行一條機(jī)器指令所需的時(shí)間稱為一個(gè)指令周期 (instruction cycle)， 因?yàn)?CPU機(jī)器指令的執(zhí)行的時(shí)間通?；ゲ幌嗤?， 因而其指令周期也各不相同 。 時(shí)鐘電路由時(shí)鐘脈沖發(fā)生器 、 分頻電路及各種外圍電路組成 。 計(jì)算機(jī)的基本功能是執(zhí)行程序 ， 而程序由一連串的指令組成；計(jì)算機(jī)的執(zhí)行過程由一連串的指令周期組成 ， 每一指令周期完成一條機(jī)器指令 。 控制器的輸出信號(hào)包括： CPU內(nèi)的控制信號(hào) 、 發(fā)往控制總線的控制信號(hào) 。根據(jù)當(dāng)前運(yùn)行的程序，控制器使CPU按一定的時(shí)序關(guān)系執(zhí)行一系列的微操作 (microoperation)， 從而完成程序規(guī)定的動(dòng)作。 2． 3 控制部件 控制器 (見圖 2－ 6)負(fù)責(zé)控制整個(gè)計(jì)算機(jī)系統(tǒng)的運(yùn)行 ，讀取指令寄存器 、 狀態(tài)控制寄存器以及從外部來的控制信號(hào) (例如中斷信號(hào) )， 發(fā)布外控制信號(hào)控制CPU與存儲(chǔ)器 、 I／ O設(shè)備進(jìn)行數(shù)據(jù)交換 ， 發(fā)布內(nèi)控制信號(hào)控制寄存器間的數(shù)據(jù)交換 ， 控制 ALU完成指定的運(yùn)算功能 ， 并且管理其他的 CPU內(nèi)部操作 。 譯碼器中常設(shè)置 “ 使能 ” 控制端正 ， 當(dāng)該端為 “ 1” 時(shí) ， 譯碼器功能被禁止 ， 此時(shí)所有輸出均為 “ 1” 。 譯碼器的用途是把輸入代碼譯成相應(yīng)的控制電位 ， 以實(shí)現(xiàn)代碼所要求的操作 。 表 2－ 8 同步計(jì)數(shù)器功能表 P T L RD CK 功能 1 1 1 1 ↑ 計(jì)數(shù) 0 1 ↑ 并行輸入數(shù)據(jù) 0 1 1 1 保持 0 1 1 觸發(fā)器保持， RC=0 1 異步清“ 0” 2． 2． 3 譯碼器 譯碼器有 n個(gè)輸入變量 ， 2n個(gè) (或少于 2n個(gè) )輸出 ， 每個(gè)輸出對(duì)應(yīng)于 n個(gè)輸入變量的一個(gè)最小項(xiàng) 。 圖 2－ 4計(jì)數(shù)器中設(shè)置了 “ 計(jì)數(shù)允許 ” 端 P和 T， 用來控制計(jì)數(shù)器快速進(jìn)位電路和 RC形成門：當(dāng) P， T均為“ 1” ， 快速進(jìn)位電路才能打開 （ 見表 2－ 8） ，此時(shí)若 L＝ 1， 則電路處于計(jì)數(shù)狀態(tài)；若 P＝ 0，T＝ 1， 則快速進(jìn)位電路封鎖 ， 電路不能計(jì)數(shù) ，此時(shí)若 L＝ 1， 預(yù)置數(shù)也被封鎖 ， 又由于 T＝ 1時(shí) RC形成門不封鎖 ， 所以各觸發(fā)器狀態(tài)及 RC均保持 。 計(jì)數(shù)器擴(kuò)展應(yīng)滿足以下條件 。 能夠方便地?cái)U(kuò)展位數(shù)是集成化計(jì)數(shù)器的一個(gè)特點(diǎn) 。 圖 2－ 4所示與非門 4～ 11就是為此目的而設(shè)置的 。 一般設(shè)置控制端 L， 用來選擇電路是執(zhí)行計(jì)數(shù)還是執(zhí)行預(yù)置數(shù)：當(dāng) L＝ 1，執(zhí)行同步計(jì)數(shù)； L＝ 0， 執(zhí)行預(yù)置數(shù) 。同步計(jì)數(shù)器是采用快速進(jìn)位方式來計(jì)數(shù)的，觸發(fā)器及實(shí)現(xiàn)快速進(jìn)位的邏輯電路是它的核心。 在計(jì)算機(jī)中較少使用異步計(jì)數(shù)器 ， 這里著重介紹有并行輸入數(shù)據(jù)功能的正向同步十進(jìn)制計(jì)數(shù)器 。 同步計(jì)數(shù)器中各觸發(fā)器的時(shí)鐘信號(hào)是由同一脈沖來提供的 ， 因此 ， 各觸發(fā)器是同時(shí)翻轉(zhuǎn)的 ， 它的工作頻率比異步計(jì)數(shù)器高 ， 但結(jié)構(gòu)較復(fù)雜 。 計(jì)數(shù)器按時(shí)鐘作用方式來分 ， 有同步計(jì)數(shù)器和異步計(jì)數(shù)器兩大類 。 有移位功能的寄存器稱為移位寄存器 。 圖 2－ 3四 D寄存器 表 2－ 7 四 D寄存器功能表 控制和輸入 輸出 R D CK 1D 2D 3D 4D 1Q 2Q 3Q 4Q 1 ↑ 1D 2D 3D 4D 1D 2D 3D 4D 0 0 0 0 0 事實(shí)上 ， 在計(jì)算機(jī)中常要求寄存器有移位功能 。 D是復(fù)位端 ， CP 是 D觸發(fā)器的脈沖端 ， CK 是增加了個(gè)與邏輯門電路來取正沿脈沖的輸入端 。 圖 2－ 3所示是由正沿觸發(fā)的 D觸發(fā)器組成的四位寄存器 。 它由觸發(fā)器和一些控制門組成 。另外 CPU內(nèi)部，在 ALU與 MBR、 用戶可見的寄存器之間也可能存在用作輸入 /輸出緩沖寄存器。 MAR中存放著待訪問的內(nèi)存單元的地址而 MBR則存放從內(nèi)存中讀人的數(shù)據(jù)或要寫回內(nèi)存單元的數(shù)據(jù) 。 IR中存放著 CPU剛?cè)』氐闹噶?， 以供指令譯碼使用 。 當(dāng)程序順序執(zhí)行時(shí) ， CPU在取回一條指令后 ， 會(huì)自動(dòng)修改 PC中的值以使其指向下一條指令 。 常見的 CSR有：程序計(jì)數(shù)器 (program counter，PC)、 指令寄存器 (instruction register， IR)、 存儲(chǔ)器地址寄存器( memoryaddress,register， MAR)、 存儲(chǔ)器緩沖寄存器 ( memory buffer register， MBR)以及程序狀態(tài)字 (programstatusword， PSW)。 (2)狀態(tài)控制寄存器 (CSR) 這些寄存器被控制器 (control unit)用來控制 CPU的操作 。 ④ 標(biāo)志寄存器 (flag／ condition codes register) 標(biāo)志寄存器中的位是由 CPU硬件根據(jù)運(yùn)算的結(jié)果而設(shè)立的一些指示位 ， 以反映該次運(yùn)算的某些特征：結(jié)果為正 、 負(fù) 、 零 、 溢出等等 ， 并可以用作分支跳轉(zhuǎn)的依據(jù) 。 間址寄存器用在間接尋址 (indexed addressing)方式下 。 ③ 地址寄存器 (addressregister) 地址寄存器用來存放操作數(shù)的地址 ， 一般而言地址寄存器又可以分為段地址寄存器 (segment pointer register)、間址寄存器 (index register)和堆棧寄存器 (stack pointer register)。 按其功能可以分為 4類： ① 通用寄存器 (general purpose register) 通用寄存器的用途由程序員編程決定 ， 例如可以用來存放操作數(shù) ， 也可以用作尋址寄存器 。 (1) 用戶可見的寄存器 用戶能夠通過機(jī)器語言來訪問這些寄存器 。B ＋ A ④“ 異或 ” 運(yùn)算 常用的還有 “ 異或 ” 運(yùn)算 ， 又稱為半加運(yùn)算 ， 其運(yùn)算符號(hào)為 XOR或 。 常用表示對(duì)變量 A進(jìn)行求反 。 即當(dāng)A、 B中任意一個(gè)取 1值時(shí) ， 其運(yùn)算結(jié)果為 l。B 0 0 0 0 1 0 1 0 0 1 1 1 A B Z=A+B 0 0 0 0 1 1 1 0 1 1 1 1 ②“ 或 ” (OR)運(yùn)算 又稱為邏輯加運(yùn)算 ， 其運(yùn)算符號(hào)為 OR、 U、 V 或＋等 。 即當(dāng) A、 B中任一變量取 0值時(shí) ， 其運(yùn)算結(jié)果為 0。 等表示 。邏輯變量的取值只有 “ 真 ” 和 “ 假 ” ， 通常以 1和 0表示 。 2． 邏輯代數(shù)及邏輯運(yùn)算 邏輯代數(shù)是 1849年英國數(shù)學(xué)家喬治 浮點(diǎn)數(shù)相除 ， 其商的階碼為兩數(shù)階碼之差 ， 商的尾數(shù)為兩尾數(shù)相除 。 若階碼上溢 ， 則結(jié)果溢出；若階碼下溢 ， 則結(jié)果為 0；否則結(jié)果正確無溢出 。 另一種則是“ 恒 1” 法 ， 即不管移走的數(shù)據(jù)為何值 ， 尾數(shù)最末位恒置 1。 當(dāng)尾數(shù)溢出時(shí) ， 尾數(shù)向右規(guī)格化位 ，階碼加 1；當(dāng)尾數(shù)用補(bǔ)碼表示 ， 尾數(shù)的最高位與符號(hào)位相同時(shí) ， 應(yīng)向左規(guī)格化 ， 尾數(shù)每向左移一位 ， 階碼減 1， 直到尾數(shù)最高位與符號(hào)位相反 。 當(dāng)右移尾數(shù)時(shí) ， 若尾數(shù)用補(bǔ)碼表示則符號(hào)