【正文】 度為 N) 令及 R＝ X， counter＝ 0； R＝ R－ Y； 若 R為正則商 1， 否則商 0； R左移一位 ， counter＝ counter＋ 1； 若上一次商為 1則 R＝ R— Y， 否則 R＝ R＋ Y； R為正則商 1， 否則商 0； 若 R＝ 0或者 counter≥N 則結束 ， 否則轉到上述第 3步執(zhí)行 。 （ 2） 浮點數運算 在進行浮點運算之前 ， 應先對浮點數進行規(guī)格化 。 ① 浮點數的加減運算 設有浮點數 X＝ M2i， Y＝ N2j， 求 X＋ Y或 X－ Y， 其運算過程如下： 對階：使兩個數的階碼相同 。 令 K＝ ▕ i－ j▏ ， 把階碼小的數的尾數右移 K位 ， 其階碼加上 K。 當右移尾數時 ， 若尾數用補碼表示則符號位參加移位 ， 符號位不變 ， 如果是原碼 ，則符號位不參加移位 ， 尾數的最高位補 0。 尾數進行加 、 減運算： 規(guī)格化處理：若尾數所得結果不是規(guī)格化的數 ， 則需對其進行規(guī)格化處理 。 當尾數溢出時 ， 尾數向右規(guī)格化位 ，階碼加 1；當尾數用補碼表示 ， 尾數的最高位與符號位相同時 ， 應向左規(guī)格化 ， 尾數每向左移一位 ， 階碼減 1， 直到尾數最高位與符號位相反 。 舍入操作：舍入的方法常用 0舍 1入 ， 即當向右規(guī)格化時 ， 若移掉的最高位為 1， 則在尾數末位加 1， 否則舍去 。 另一種則是“ 恒 1” 法 ， 即不管移走的數據為何值 ， 尾數最末位恒置 1。 溢出判斷：以階碼為準 。 若階碼上溢 ， 則結果溢出；若階碼下溢 ， 則結果為 0；否則結果正確無溢出 。 ② 浮點數的乘除運算 浮點數相乘 ， 其積的階碼為兩數階碼相加 ， 積的尾數為兩尾數相乘 。 浮點數相除 ， 其商的階碼為兩數階碼之差 ， 商的尾數為兩尾數相除 。 其結果都需要進行規(guī)格化處理 ， 同時還需要判斷其階碼是否溢出 。 2． 邏輯代數及邏輯運算 邏輯代數是 1849年英國數學家喬治 布爾提出的以代數的方式對邏輯變量進行描述和分析的數學工具 ， 又稱布爾代數 。邏輯變量的取值只有 “ 真 ” 和 “ 假 ” ， 通常以 1和 0表示 。 （ 1） 基本的邏輯運算 ①“ 與 ” (AND)運算 又稱為邏輯乘運算 ， 其運算符號通常用 AND、 ∩ 、 ∧或 等表示 。 兩個變量的 “ 與 ” 運算的運算規(guī)則如表 2－ 4所示 。 即當 A、 B中任一變量取 0值時 ， 其運算結果為 0。 表 2． 5 “與”運算表 表 2． 6 “或”運算表 A B Z=AB 0 0 0 0 1 0 1 0 0 1 1 1 A B Z=A+B 0 0 0 0 1 1 1 0 1 1 1 1 ②“ 或 ” (OR)運算 又稱為邏輯加運算 ， 其運算符號為 OR、 U、 V 或＋等 。 兩個變量的 “ 或 ” 運算規(guī)則如表 2－ 5所示 。 即當A、 B中任意一個取 1值時 ， 其運算結果為 l。 ③ “ 非 ” (NOT)運算 又稱為邏輯求反運算 。 常用表示對變量 A進行求反 。其運算規(guī)則很簡單：＝ 0， ＝１ 。 ④“ 異或 ” 運算 常用的還有 “ 異或 ” 運算 ， 又稱為半加運算 ， 其運算符號為 XOR或 。 異或運算是一種復合邏輯運算 ，可 用 上 述 基 本 邏 輯 運 算 表 示 如 下 ： A⊕ B＝ A B ＋ A B 2． 2 邏輯部件 2． 2． 1 寄存器 1． 寄存器組 (register block)概述 CPU中的寄存器通常可以分為兩類：用戶可見的寄存器 (uservisible registers)和狀態(tài)控制寄存器 (control and status registers)。 (1) 用戶可見的寄存器 用戶能夠通過機器語言來訪問這些寄存器 。 合理優(yōu)化地使用這些寄存器可以減少對主存的訪問次數 ， 從而提高程序的執(zhí)行速度 。 按其功能可以分為 4類： ① 通用寄存器 (general purpose register) 通用寄存器的用途由程序員編程決定 ， 例如可以用來存放操作數 ， 也可以用作尋址寄存器 。 ② 數據寄存器 (dataregister) 數據寄存器僅能用來存放數據而不能用來對操作數的地址進行計算。 ③ 地址寄存器 (addressregister) 地址寄存器用來存放操作數的地址 ， 一般而言地址寄存器又可以分為段地址寄存器 (segment pointer register)、間址寄存器 (index register)和堆棧寄存器 (stack pointer register)。 段地址寄存器用在采用段式內存管理的計算機中 ， 存放著某一段內存區(qū)域的基地址 。 間址寄存器用在間接尋址 (indexed addressing)方式下 。 堆棧寄存器用以存放堆棧棧頂的地址 ， 使得在使用堆棧操作 (如push， pop)時無須顯式地給出操作數的地址 (即其地址是隱含的 )。 ④ 標志寄存器 (flag／ condition codes register) 標志寄存器中的位是由 CPU硬件根據運算的結果而設立的一些指示位 ， 以反映該次運算的某些特征：結果為正 、 負 、 零 、 溢出等等 ， 并可以用作分支跳轉的依據 。一般而言 ， 標志寄存器允許編程者進行讀操作 ， 但不允許對其直接進行寫操作 。 (2)狀態(tài)控制寄存器 (CSR) 這些寄存器被控制器 (control unit)用來控制 CPU的操作 。 通常是程序員不可見的 ， 但也有某些寄存器在某種特定的狀態(tài)下可以由某些特權指令進行訪問 。 常見的 CSR有：程序計數器 (program counter，PC)、 指令寄存器 (instruction register， IR)、 存儲器地址寄存器( memoryaddress,register， MAR)、 存儲器緩沖寄存器 ( memory buffer register， MBR)以及程序狀態(tài)字 (programstatusword， PSW)。 PC中存放著下一條待取指令的地址 。 當程序順序執(zhí)行時 ， CPU在取回一條指令后 ， 會自動修改 PC中的值以使其指向下一條指令 。而程序中的分支或跳轉指令也是通過修改 PC中的值來達到改變流程的目的 。 IR中存放著 CPU剛取回的指令 ， 以供指令譯碼使用 。 CPU和存儲器之間的數據交換通過 MAR和 MBR來實現 。 MAR中存放著待訪問的內存單元的地址而 MBR則存放從內存中讀人的數據或要寫回內存單元的數據 。 這 4個寄存器 (PC、 IR、 MAR、 MBR)用來實現在 CPU和存儲器(memory)之間的數據交換。另外 CPU內部，在 ALU與 MBR、 用戶可見的寄存器之間也可能存在用作輸入 /輸出緩沖寄存器。 2． 寄存器邏輯組成 寄存器是計算機的一個重要部件 ， 用于暫存數據 、指令等 。 它由觸發(fā)器和一些控制門組成 。 在寄存器中 ， 常用的是正邊沿觸發(fā) D觸發(fā)器和鎖存器 。 圖 2－ 3所示是由正沿觸發(fā)的 D觸發(fā)器組成的四位寄存器 。 在 CP正沿作用下 ， 外部數據才能進入寄存器 。 D是復位端 ， CP 是 D觸發(fā)器的脈沖端 ， CK 是增加了個與邏輯門電路來取正沿脈沖的輸入端 。 四D寄存器的功能見表 2－ 7， 其中 ↑ 代表正脈沖 ， 也即正沿 。 圖 2－ 3四 D寄存器 表 2－ 7 四 D寄存器功能表 控制和輸入 輸出 R D CK 1D 2D 3D 4D 1Q 2Q 3Q 4Q 1 ↑ 1D 2D 3D 4D 1D 2D 3D 4D 0 0 0 0 0 事實上 ， 在計算機中常要求寄存器有移位功能 。 如在進行乘法時 ， 要求將部分積右移；在將并行傳送的數轉換成串行數時也需移位 。 有移位功能的寄存器稱為移位寄存器 。 2． 2． 2 計數器 計數器是計算機 、 數字儀表中常用的一種電路 。 計數器按時鐘作用方式來分 ， 有同步計數器和異步計數器兩大類 。 在異步計數器中 ， 由于高位觸發(fā)器的時鐘信號是由低一位觸發(fā)器的輸出來提供的 ， 但是結構簡單 。 同步計數器中各觸發(fā)器的時鐘信號是由同一脈沖來提供的 ， 因此 ， 各觸發(fā)器是同時翻轉的 ， 它的工作頻率比異步計數器高 ， 但結構較復雜 。 計數器按計數順序來分 ， 有二進制 、 十進制兩大類 。 在計算機中較少使用異步計數器 ， 這里著重介紹有并行輸入數據功能的正向同步十進制計數器 。 圖 2－ 4是用主 — 從 J— K觸發(fā)器構成的同步十進制集成化計數器。同步計數器是采用快速進位方式來計數的，觸發(fā)器及實現快速進位的邏輯電路是它的核心。 圖 2－ 4十進制同步計數器 “ 預置數 ” 是集成化同步計數器的一個重要功能 。 一般設置控制端 L， 用來選擇電路是執(zhí)行計數還是執(zhí)行預置數：當 L＝ 1，執(zhí)行同步計數； L＝ 0， 執(zhí)行預置數 。 由于 J— K觸發(fā)器數據輸入是雙端的 ， 所以要將單端的預置數 A～ D經兩級 “ 與非 ”門變成互補信號 ， 再加在 J， K端 。 圖 2－ 4所示與非門 4～ 11就是為此目的而設置的 。 當 L＝ 1時 ， 這些與非門被封鎖 ， 快速進位電路輸出經或門 12～ 15進入觸發(fā)器 ， 電路執(zhí)行計數；當 L＝ 0， 門 4～ 11打開 ， 快速進位被封鎖 ， 電路執(zhí)行置數 。 能夠方便地擴展位數是集成化計數器的一個特點 。 下面介紹擴展方法 。 計數器擴展應滿足以下條件 。 首先 ， 要有標志計數器已計至最大數的進位輸出端 RC， 對二進制 、 十進制計數器 ， RC 分別為： 二進制計數器： RC＝ QAQBQCQD 十進制計數器： RC＝ QAQD 其次 ， 計數器應有保持功能 。 圖 2－ 4計數器中設置了 “ 計數允許 ” 端 P和 T， 用來控制計數器快速進位電路和 RC形成門：當 P， T均為“ 1” ， 快速進位電路才能打開 （ 見表 2－ 8） ，此時若 L＝ 1， 則電路處于計數狀態(tài)；若 P＝ 0，T＝ 1， 則快速進位電路封鎖 ， 電路不能計數 ，此時若 L＝ 1， 預置數也被封鎖 ， 又由于 T＝ 1時 RC形成門不封鎖 ， 所以各觸發(fā)器狀態(tài)及 RC均保持 。 有了 RC， P， T端 ， 就可以方便地對計數器進行擴展 。 表 2－ 8 同步計數器功能表 P T L RD CK 功能 1 1 1 1 ↑ 計數 0 1 ↑ 并行輸入數據 0 1 1 1 保持 0 1 1 觸發(fā)器保持， RC=0 1 異步清“ 0” 2． 2． 3 譯碼器 譯碼器有 n個輸入變量 ， 2n個 (或少于 2n個 )輸出 ， 每個輸出對應于 n個輸入變量的一個最小項 。 當輸入為某一組合時 ， 對應的僅有一個輸出為 “ 1” (或為“ 0” )， 其余輸出均為 “ 0” (或為 “ 1” )。 譯碼器的用途是把輸入代碼譯成相應的控制電位 ， 以實現代碼所要求的操作 。 圖 2－ 5給出了 2輸入 4輸出譯碼器的邏輯圖 。 譯碼器中常設置 “ 使能 ” 控制端正 ， 當該端為 “ 1” 時 ， 譯碼器功能被禁止 ， 此時所有輸出均為 “ 1” 。 使能端的一個主要功能是用來擴充輸人變量數 。 2． 3 控制部件 控制器 (見圖 2－ 6)負責控制整個計算機系統的運行 ，讀取指令寄存器 、 狀態(tài)控制寄存器以及從外部來的控制信號 (例如中斷信