【正文】 號(hào) )， 發(fā)布外控制信號(hào)控制CPU與存儲(chǔ)器 、 I／ O設(shè)備進(jìn)行數(shù)據(jù)交換 ， 發(fā)布內(nèi)控制信號(hào)控制寄存器間的數(shù)據(jù)交換 ， 控制 ALU完成指定的運(yùn)算功能 ， 并且管理其他的 CPU內(nèi)部操作 。 2． 3． 1 控制器的基本功能 控制器的基本功能就是時(shí)序 (sequencing)控制和執(zhí)行(execution)控制。根據(jù)當(dāng)前運(yùn)行的程序，控制器使CPU按一定的時(shí)序關(guān)系執(zhí)行一系列的微操作 (microoperation)， 從而完成程序規(guī)定的動(dòng)作。 控制器的輸入信號(hào)有：時(shí)鐘信號(hào) 、 指令寄存器 、 標(biāo)志位 、 控制總線上的控制信號(hào) 。 控制器的輸出信號(hào)包括： CPU內(nèi)的控制信號(hào) 、 發(fā)往控制總線的控制信號(hào) 。 １ ． 時(shí)鐘信號(hào) 控制器根據(jù)由時(shí)鐘電路產(chǎn)生的時(shí)鐘信號(hào)進(jìn)行定時(shí) ， 以控制各種操作按指定的時(shí)序進(jìn)行 。 計(jì)算機(jī)的基本功能是執(zhí)行程序 ， 而程序由一連串的指令組成；計(jì)算機(jī)的執(zhí)行過(guò)程由一連串的指令周期組成 ， 每一指令周期完成一條機(jī)器指令 。 這些指令周期又可進(jìn)一步細(xì)分為更小的單元 ， 直到微操作 (micro－ operation)—— CPU完成的基本的原子操作 。 時(shí)鐘電路由時(shí)鐘脈沖發(fā)生器 、 分頻電路及各種外圍電路組成 。 時(shí)鐘脈沖發(fā)生器的晶振頻率稱為機(jī)器的主頻 ，它產(chǎn)生的時(shí)鐘脈沖信號(hào)是整個(gè)機(jī)器的時(shí)間基準(zhǔn) ， 其周期 T稱為該計(jì)算機(jī)的時(shí)鐘周期 。 執(zhí)行一條機(jī)器指令所需的時(shí)間稱為一個(gè)指令周期 (instruction cycle)， 因?yàn)?CPU機(jī)器指令的執(zhí)行的時(shí)間通?；ゲ幌嗤?， 因而其指令周期也各不相同 。 為了便于控制和管理 ， 把指令周期進(jìn)行分解 ， 細(xì)化為各種原子操作 (微操作 ， μ op)， 每一μ op都與 CPU的寄存器相關(guān) 。 完成一個(gè)微操作的時(shí)間就稱為 CPU周期 (機(jī)器周期 )。 例如一條指令周期通?？煞譃槿≈缸又芷?、 執(zhí)行子周期 、 保存結(jié)果子周期 ， 而每一個(gè)子周期又由若干原子周期 —— CPU周期組成 。 2． 指令寄存器 (Ｉ R) 控制器需要完成取指令 、 分析指令和執(zhí)行指令的操作 。 控制器根據(jù)程序計(jì)數(shù)器 PC中的內(nèi)容 (指令地址 )從存儲(chǔ)器中取出該指令；然后對(duì)指令進(jìn)行譯碼以確定所需執(zhí)行的 μ op； 最后控制器根據(jù)分析的結(jié)果發(fā)出一系列的控制信號(hào)控制各相關(guān)部件 (運(yùn)算器 、 存儲(chǔ)器 、 I／ O設(shè)備 )完成規(guī)定的操作；同時(shí)產(chǎn)生下一條指令的地址 。 MAR ← (PC) MBR ← Memory IR ← (MBR) PC ← (PC)＋ 1 3． 中斷控制邏輯 計(jì)算機(jī)系統(tǒng)通常都提供了中斷機(jī)制，允許某一事件的發(fā)生 (如由 I／ O設(shè)備提出服務(wù)請(qǐng)求 )可以中止 CPU正在執(zhí)行的程序，轉(zhuǎn)去對(duì)該事件進(jìn)行處理，然后再返回原程序被中止處繼續(xù)執(zhí)行。中斷機(jī)制的主要作用就是提高 CPU的處理效率；使 CPU與 I／ O設(shè)備并行工作，當(dāng)進(jìn)行 I／ O操作時(shí) CPU可以處理其他事務(wù)；同時(shí)使 CPU能夠及時(shí)地響應(yīng)各種預(yù)先不知的異常事件，并進(jìn)行處理；還可以實(shí)現(xiàn)分時(shí)操作等等。 (1) 中斷處理過(guò)程 如圖 2－ 7所示 ， 如果系統(tǒng)允許響應(yīng)中斷請(qǐng)求 ， 那么在每條指令執(zhí)行完成后 ， 控制器都要檢查是否有中斷發(fā)生 ， 如果沒(méi)有中斷請(qǐng)求信號(hào) ， 控制器則轉(zhuǎn)去取下一條指令 ， 如果有中斷事件發(fā)生 ， 則暫停執(zhí)行當(dāng)前程序并保護(hù)其現(xiàn)場(chǎng)狀態(tài)信息 (如下一條指令的地址 、相關(guān)寄存器的內(nèi)容等等 )， 然后轉(zhuǎn)去執(zhí)行中斷服務(wù)程序 。 當(dāng)完成中斷服務(wù)后 ， 再恢復(fù)以前保存的現(xiàn)場(chǎng)信息 ， 從原程序被中止處 (斷點(diǎn) )繼續(xù)執(zhí)行 。 圖 2－ 7 計(jì)算機(jī)的中斷機(jī)制 通常把 CPU中斷處理過(guò)程分為兩個(gè)階段：中斷響應(yīng)過(guò)程和中斷服務(wù)過(guò)程 。 ① 中斷響應(yīng)過(guò)程 CPU接受中斷請(qǐng)求后 ， 就暫停執(zhí)行當(dāng)前程序 ， 進(jìn)人中斷響應(yīng)過(guò)程： 關(guān)閉中斷：為了使 CPU在中斷服務(wù)后能夠返回原程序斷點(diǎn)處繼續(xù)執(zhí)行 ， 在中斷響應(yīng)期間 ， 保存斷點(diǎn)信息之前 ， 需要關(guān)閉中斷允許 ， 禁止 CPU響應(yīng)新的中斷請(qǐng)求 。 保存斷點(diǎn)信息：當(dāng) CPU進(jìn)入中斷響應(yīng)過(guò)程 ， 關(guān)閉中斷允許后 ， 控制器要保護(hù)當(dāng)前正在執(zhí)行的程序的斷點(diǎn)信息；把程序的斷點(diǎn)即 PC里的內(nèi)容 ， 以及 PSW里的內(nèi)容等推入系統(tǒng)堆棧 。 中斷返回以后 ， 再?gòu)亩褩Ｖ谢謴?fù)現(xiàn)場(chǎng)信息 ， 繼續(xù)執(zhí)行主程序 。 把中斷服務(wù)程序的入口地址置人 PC中：控制器保存完斷點(diǎn)信息后 ， 接著就把相應(yīng)的中斷服務(wù)程序入口地址置入程序計(jì)數(shù)器中去 ， CPU馬上要執(zhí)行的下一條指令就是中斷服務(wù)程序的第一條指令 。 ② 中斷服務(wù)過(guò)程 當(dāng) PC中置入中斷服務(wù)程序的入口地址之后，接著保留現(xiàn)場(chǎng)信息， CPU開放中斷允許響應(yīng)新的中斷請(qǐng)求，然后就轉(zhuǎn)入中斷服務(wù)程序，對(duì)中斷事件進(jìn)行處理。中斷服務(wù)完成之后， CPU再次禁止中斷，以恢復(fù)現(xiàn)場(chǎng)和斷點(diǎn)信息，使之返回到原主程序斷點(diǎn)處繼續(xù)執(zhí)行。 4． 總線控制邏輯 計(jì)算機(jī)各個(gè)部件通過(guò)總線 (BUS)相互連接起來(lái) ， 傳遞信息協(xié)調(diào)工作 ， 共同完成操作 。 CPU內(nèi)部各器件之間互連的總線稱為內(nèi)部總線 ， CPU與其他部件之間互連的總線稱為外部總線 (又稱系統(tǒng)總線 )。 由于總線是共享的傳輸通道 ， 任意一時(shí)刻只能由一個(gè)器件負(fù)責(zé)發(fā)送數(shù)據(jù) ， 所以需要由總線控制器采協(xié)調(diào)各部件申請(qǐng)使用總線 。當(dāng)發(fā)生多個(gè)設(shè)備爭(zhēng)用總線時(shí) ， 仲裁電路會(huì)依據(jù)某種策略 (如優(yōu)先級(jí) )來(lái)決定使用總線的先后順序 。 常用的仲裁方式主要有中央仲裁和分布式仲裁兩種 。 2． 3． 2控制器的實(shí)現(xiàn) (硬布線邏輯／微程序控制 ) 控制器的作用就是根據(jù)輸入的時(shí)鐘信號(hào)、指令信息以及各種狀態(tài)信號(hào)產(chǎn)生相應(yīng)的控制信號(hào)去控制各個(gè)部件完成特定的操作?？刂破鞯倪壿嬙O(shè)計(jì)中包括時(shí)序邏輯 (控制微操作的時(shí)序關(guān)系 )、譯碼邏輯 (對(duì)指令操作碼進(jìn)行譯碼分析 )、執(zhí)行邏輯 (按一定的順序執(zhí)行微操作 )和決策邏輯 (根據(jù) ALU等部件的標(biāo)志位來(lái)決定下一步的動(dòng)作 )?？刂破鞯膶?shí)現(xiàn)方法主要有兩種：硬布線邏輯 (hard wired implementation)和微程序控制 (micro－ programmed implementation)。 1． 硬布線邏輯 在這種機(jī)制下 ， 控制器基本上由組合電路實(shí)現(xiàn) ， 因此這種方法又稱之為組合邏輯實(shí)現(xiàn) (圖 2－ 8)。 (1)指令譯碼 控制器分析每條待執(zhí)行的指令 ， 對(duì)不同的操作碼產(chǎn)生不同的控制信號(hào) 。 為了簡(jiǎn)化設(shè)計(jì) ， 可以由一個(gè)譯碼器來(lái)完成操作碼的識(shí)別功能 ， 一個(gè) n位輸入的譯碼器可以識(shí)別 2n條不同的指令操作碼 ，為每一條操作碼產(chǎn)生不同的輸出信號(hào) 。 (2)定時(shí) (一個(gè)指令所產(chǎn)生的輸出控制信號(hào)是有時(shí)序關(guān)系的 ) 控制器利用輸入的時(shí)鐘信號(hào)作為產(chǎn)生各種控制信號(hào)的定時(shí)信號(hào)。因?yàn)榭刂破髟谝粋€(gè)指令周期內(nèi)，需要在不同的時(shí)刻發(fā)出不同的控制信號(hào)，所以采用一個(gè)定時(shí)電路根據(jù)時(shí)鐘信號(hào)依次產(chǎn)生定時(shí)信號(hào)如 T1， T2， ? ， Tn。 控制器就在 T1， T2， ? ， Tn的作用下，順序產(chǎn)生各種控制信號(hào)。在指令周期的末尾，控制器要復(fù)位定時(shí)電路，以便在下一個(gè)指令周期開始時(shí)，定時(shí)電路又可以重新產(chǎn)生定時(shí)信號(hào) T1， T2， ? ， Tn。 (3)控制邏輯 我們已經(jīng)討論了硬布線邏輯控制器的定時(shí)邏輯和指令譯碼邏輯，接下來(lái)討論其內(nèi)部控制邏輯，控制邏輯的功能就是根據(jù)輸入信號(hào)產(chǎn)生相應(yīng)的輸出控制信號(hào)，所以可以用一組布爾方程來(lái)描述控制器以及 CPU的行為。隨著計(jì)算機(jī)技術(shù)的發(fā)展， CPU的結(jié)構(gòu)越來(lái)越復(fù)雜，用來(lái)描述控制器行為的布爾方程的數(shù)目隨之急劇膨脹。用組合電路來(lái)實(shí)現(xiàn)控制器，滿足所有的布爾方程，也越來(lái)越艱難了。用組合邏輯電路來(lái)設(shè)計(jì)控制器不僅復(fù)雜而且難以測(cè)試，并且也很不靈活，例如為了增加一條新的機(jī)器指令，就需要對(duì)組合邏輯電路進(jìn)行修改，通常這種修改是很難實(shí)現(xiàn)的。 一種相比之下非常簡(jiǎn)單的方案 —— 微程序控制逐漸被用于控制器的設(shè)計(jì)和實(shí)現(xiàn)過(guò)程中。 圖 2－ 8 硬布線邏輯控制器模型 2． 微程序控制 (micro— programmed contro1) 微程序控制的思想最早是由 M． V． Wilkes在 20世紀(jì) 50年代初期提出的。因?yàn)槭墚?dāng)時(shí)存儲(chǔ)器技術(shù)的限制，并未真正得到應(yīng)用。但隨著半導(dǎo)體存儲(chǔ)器技術(shù)的發(fā)展，今天微程序控制技術(shù)已經(jīng)在許多領(lǐng)域里得到廣泛應(yīng)用，其中之一就是用來(lái)實(shí)現(xiàn)處理器中的控制單元。現(xiàn)代的 CISC處理器大多采用微程序控制方式；而 RISC處理器由于簡(jiǎn)化了指令系統(tǒng)，其結(jié)構(gòu)也隨之而簡(jiǎn)化，所以也可以使用硬布線邏輯。 (1) 基本原理 對(duì)于控制器而言 ， 其功能就是產(chǎn)生一組控制信號(hào) 。 我們可以構(gòu)造一個(gè)控制字 (control word， CW)， 其每一位都對(duì)應(yīng)著一根控制信號(hào)線 ， 這樣每一個(gè)微操作都可以由控制宇取不同的值來(lái)表示 。 同樣 ， 控制器執(zhí)行的 μop序列也可以由對(duì)應(yīng)的 CW序列來(lái)表示 。 每一個(gè) CW都代表著一條微指令 (micro－instruction)。 這些微指令的集合就叫微程序 ， 每一條機(jī)器指令都對(duì)應(yīng)著一段微程序 。 微程序存放在控制存儲(chǔ)器中 (控存 )。 微程序控制器的時(shí)序邏輯負(fù)責(zé)從控存中讀取下一條微指令 ， 而執(zhí)行機(jī)構(gòu)則根據(jù)當(dāng)前的微指令產(chǎn)生所需的控制信號(hào) 。 (2) 流程 控存地址寄存器 (CAR)中存放著下一條微指令的地址； 時(shí)序邏輯發(fā)出對(duì)控存的讀命令 ， 讀取下一條微指令； 控制器把由 CAR指定的控制字讀入控存數(shù)據(jù)寄存器 (CBR)； 根據(jù) CBR中的內(nèi)容產(chǎn)生控制信號(hào)； 根據(jù) CBR中的內(nèi)容以及 ALU的標(biāo)志位等狀態(tài)信息 ， 產(chǎn)生下一條微指令的地址 ， 并將其置人 CAR。 (3)微指令格式 微指令由兩部分組成：控制碼和地址碼?？刂拼a部分用于產(chǎn)生控制信號(hào)，而地址碼部分則參與形成下一條微指令地址。在Wilkes最初的設(shè)計(jì)里，微指令里每一位（ bit） 都直接產(chǎn)生一種控制信號(hào)或直接形成下一條指令地址的一位。但是由于整機(jī)所需的控制信號(hào)可能多達(dá)上百個(gè)，這樣會(huì)使微指令的長(zhǎng)度變得難以實(shí)現(xiàn)。對(duì)控制信號(hào)進(jìn)行編碼，可以有效地減少微指令的長(zhǎng)度。所以微指令主要可以分為兩類：水平型和垂直型。 水平型微指令體現(xiàn)了更多控制器硬件的具體細(xì)節(jié) ， 微程序員可以控制所有的控制信號(hào) 。 而垂直型微指令屏蔽了硬件低層細(xì)節(jié) ， 使微程序員面對(duì)一個(gè)相對(duì)高層的控制器硬件進(jìn)行編程 。 對(duì)水平型微指令而言 ， 幾乎不需要譯碼電路；而對(duì)垂直型微指令來(lái)說(shuō) ， 指令屏蔽的硬件細(xì)節(jié)越多 ， 編碼越詳細(xì) ， 則其所需的譯碼電路也就越復(fù)雜 。 表 2－ 9列出了兩種微指令的主要特點(diǎn) 。 表 2－ 9 兩種微指令的主要特點(diǎn)表 水平型微指令 垂直型微指令 指令長(zhǎng)度較長(zhǎng) 體現(xiàn)了更多的硬件細(xì)節(jié) 難以編程 并行度高 控制邏輯簡(jiǎn)單 執(zhí)行速度快 對(duì)性能優(yōu)化 指令長(zhǎng)度較短 屏蔽了一些低層細(xì)節(jié) 容易編程 并行度較底 控制邏輯復(fù)雜 執(zhí)行速度較慢 對(duì)編程優(yōu)化 微程序存放于 ROM或 EPROM存儲(chǔ)器中 ， 這種軟硬一體的形式稱為固件 (firm－ ware)， 它的特性介于軟件(software)與硬件 (hardware)之間 。 若控存允許改寫 ，則微程序被稱為是動(dòng)態(tài)的 ， 即允許對(duì)指令系統(tǒng)進(jìn)行修改 。 2． 4 本章小結(jié) 一個(gè)定點(diǎn)數(shù)由符號(hào)位和數(shù)值位組成 。 一個(gè)浮點(diǎn)數(shù)由符號(hào)位 、 尾數(shù) 、 階碼組成 。 數(shù)的真值變成機(jī)器碼時(shí)有四種表示方法：原碼 、 補(bǔ)碼 、反碼 、 移碼 。 漢字要進(jìn)入計(jì)算機(jī)必須解決輸入編碼 、 漢字內(nèi)碼等問(wèn)題 。 算術(shù)運(yùn)算采用補(bǔ)碼加減法 、 補(bǔ)碼乘除法 、 原碼乘除法 。寄存器 、 運(yùn)算器 、 控制器共同完成程序規(guī)定的動(dòng)作 。 習(xí)題 2． 1 下列各數(shù)的原碼 、 反碼 、 補(bǔ)碼 （ 8位二進(jìn)制表示 ）（ 1） 25（ 2） 128（ 3） — 127（ 4） — 1 2． 2 將下列十進(jìn)制數(shù)表示成浮點(diǎn)規(guī)格化數(shù) ， 補(bǔ)碼表示 3位階碼 、 補(bǔ)碼表示 9位尾數(shù) 。 （ 1） — 25（ 2） 14（ 3） — 65（ 4） 23 2． 3 有一個(gè)字長(zhǎng)為 32位的浮點(diǎn)數(shù) ， 階碼為 10位 ， 用移碼表示；尾數(shù) 22位 ， 用補(bǔ)碼表示；基數(shù)為 2。 寫出 :（ 1）最大的二進(jìn)制表示 （ 2） 最小的二進(jìn)制表示 （ 3） 規(guī)格化數(shù)所表示的數(shù)的范圍 2． 4 設(shè)階碼 3位 ， 尾數(shù) 6位 ， 按浮點(diǎn)運(yùn)算方法完成 [x+y]，[xy]運(yùn)算： （ 1） x=2011 y=2010 （ ） （ 2） x=2101 （ ） y=2100 謝謝觀看 /歡迎下載 BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAIT