高速pcb設(shè)計指南之二(參考版)
2025-07-03 10:26本頁面
【正文】 好的屏蔽電纜應(yīng)配備合適的連接頭。 如果時鐘速率在10kHz到1MHz之間，并且邏輯電路的上升時間盡可能保持低，將可以得到80％以上的光覆蓋或小于10Nh/m的轉(zhuǎn)移阻抗。如果用的是分開接地，則應(yīng)連到接頭地而不是電路地。對于位于產(chǎn)品外部的電纜來說，如果傳送10kHz以上時鐘速率的數(shù)據(jù)信號，則一定要用到屏蔽（產(chǎn)品要求），屏蔽部分應(yīng)在電纜的兩端連接到地（金屬外殼產(chǎn)品），這樣能確保對電場和磁場都進(jìn)行屏蔽。 （五）、電纜及接頭的正確選擇 從這個接地片上，只有高阻器件如電感、電阻、簧片繼電器和光耦合器可接在兩個地之間。所有連接到其它面板及部件的連接頭必須盡可能相互靠近放置，這樣在電纜中傳導(dǎo)的共模電流就不會流入PCB電路中的線路，另外，PCB上參考點間的電壓降也無法激勵（天線）電纜。注意：在這種情況下，如采用普通DIL封裝，則會超過環(huán)路面積的限制，一定要有另外的屏蔽措施和適當(dāng)?shù)臑V波。只有當(dāng)PCB上的高速時鐘信號的數(shù)量有限時，通過采用層到層的線路進(jìn)行仔細(xì)布線，也可在雙層板上得到可以接受的結(jié)果。 從這一等式可計算出某種邏輯系列電路在某一時鐘速率下最大環(huán)路面積，表5給出了相應(yīng)的環(huán)路面積。 I(f)=. τr/T 其中： I=為時域電流幅度；T=為時鐘速率的倒數(shù)，即周期； 電流幅度可用角頻率（=1/）表示為： 因而可計算出最大的環(huán)路面積，它由時鐘速率或重復(fù)速率、邏輯信號的上升時間或帶寬以及時域的電流幅度決定。對于頻域中的邏輯信號，頻譜的電流幅度在超出邏輯信號帶寬（=1/）的頻率上與頻率的平方成反比。 圖3：正確的去耦電路塊。 無終點傳輸線的反射情況決定了線路的最大長度。但是，使用快速邏輯電路時，應(yīng)采用多層電路板。長度（最好無引腳）并縮短IC封裝的引腳，例如可以用IC去耦電容，或最好采用將（電源）管腳在中間的IC與很小的3E間距（DIL）無引腳陶瓷電容相結(jié)合等方法來達(dá)到這一目的，也可以用帶電源層和接地層的多層電路板。與電源管腳串聯(lián)的50mm印制線路相當(dāng)于一個50hH電感，與輸出端的負(fù)載（典型值為50pF）。 去耦電容的串聯(lián)電感和連接線路的電感對射頻電源電流分配沒有多大影響，比如采用了一個1μH扼流線圈的情況。Q2 Rp= 扼流線圈應(yīng)該總是采用封閉的內(nèi)芯，否則它會成為一個射頻發(fā)射器或磁場鐵感應(yīng)器。通過將高射頻損耗扼流線圈串聯(lián)在Vcc網(wǎng)絡(luò)和要去耦的IC中，可使諧振頻率保持在1MHz以下，如果射頻損耗太低可通過并聯(lián)或串聯(lián)電阻來補償（圖2）。在兩個去耦電容（每個IC一個）和電源線路形成的電感Ltrace之間，會形成串聯(lián)諧振電路，這種諧振只可以發(fā)生在低頻（＜1MHz＝或諧振電路的Q值較低（＜2＝的情況下。如果每個IC都有去耦電容，信號回路電流可選擇最方便的路徑，VEE或者VCC，這可以由傳送信號的線路和電源線路間的互耦來決定。陶瓷電容的諧振頻率（包括到IC電源管腳的線路長度）應(yīng)高于邏輯電路的帶寬[1/()],其中，τr是邏輯電路中電壓的上升時間。對快速邏輯電路來說，如果去耦電容含有很大串聯(lián)電感（這種電感也許是由電容的結(jié)構(gòu)、長的連接線或PCB的印制線路造成的），電容的值可能不再有用。表2給出了幾種邏輯系列門電路在最壞情況下信號線噪聲的容限。I=c電容的值由IC管腳間允許的電源電壓波動來決定，根據(jù)資深設(shè)計人員的實踐經(jīng)驗，電壓波動應(yīng)小于信號線最壞狀況下的噪聲容限的25％，下面公式可計算出每種邏輯系列輸出門電路的最佳去耦電容值： 通常IC僅通過電容來達(dá)到去耦的目的，因為電容并不理想，所以會產(chǎn)生諧振。如果傳輸線導(dǎo)體間耦合不夠，可采用鐵氧體磁環(huán)。因此，相鄰線路應(yīng)盡可能細(xì)，而上下排列的則相反（）。在平行導(dǎo)體情況下，傳輸線的特征阻抗會因為鐵氧體而受到影響，而在同軸電纜的情況下，鐵氧體只會對電纜的外部參數(shù)有影響。通過采用鐵氧體磁環(huán)可完全控制信號線和信號回路線上的電流。 一般情況下，當(dāng)兩條線路間的距離等于線寬時，線路的有效自感應(yīng)從1μH/ H/m. 傳送信號的線路要與其信號回路盡可能靠近，以防止這些線路包圍的環(huán)路區(qū)域產(chǎn)生輻射，并降低環(huán)路感應(yīng)電壓的磁化系數(shù)。 圖3：正確的去耦電路塊 表2：去耦電容Cdec..的推薦值。邏輯器件類型和功能上的原因決定了傳輸線典型特征阻抗ZO，如表1所示。對MOS而言IOL=IOH,而對TTL而言IOL＞IOH. 功能/邏輯類型 ZO(Ω) 電源（典型值） ＜＜10ECL邏輯 50 TTL邏輯 100 HC(T)邏輯 200 表1：幾種信號路徑的傳輸線阻抗ZO。 為了提高高速模擬電路和所有數(shù)字應(yīng)用的抗擾性同時減少有害輻射，需要用到傳輸線技術(shù)。當(dāng)采用非屏蔽外殼產(chǎn)品結(jié)構(gòu)時，尤其要注意產(chǎn)品的整體成本/元器件封裝/管腳樣式、PCB形式、電磁場屏蔽、構(gòu)造和組裝），在許多情況下，選好合適的PCB形式可以不必在塑膠外殼里加入金屬屏蔽盒。PCB的數(shù)量 CAD系統(tǒng)能力印制板的密集程度 通過合理選擇PCB的材料和印刷線路的布線路徑，可以做出對其它線路耦合低的傳輸線。第四篇 電磁兼容性和PCB設(shè)計約束（缺具體數(shù)據(jù)） ●對于噪聲能力弱、關(guān)斷時電流變化大的器件和ROM、RAM等存儲型器件，應(yīng)在芯片的電源線（Vcc）和地線（GND）間直接接入去耦電容?！ ?。例如在數(shù)字電路中，當(dāng)電路從一個狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時，就會在電源線上產(chǎn)生一個很大的尖峰電流，形成瞬變的噪聲電壓。 （6）IC器件盡量直接焊在電路板上，少用IC座。 （4）對單片機(jī)使用電源監(jiān)控及看門狗電路，如：IMP809，IMP706，IMP813， X25043，X25045等，可大幅度提高整個電路的抗干擾性能。 （3）對于單片機(jī)閑置的I/O口，不要懸空，要接地或接電源。 （2）布線時，電源線和地線要盡量粗。第二篇 抗干擾3（部分）3 提高敏感器件的抗干擾性能 提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對干擾噪聲 的拾取，以及從不正常狀態(tài)盡快恢復(fù)的方法。雖然密間距的芯片規(guī)模(ｃｈｉｐ ｓｃａｌｅ)與芯片大小的元件被看作是新出現(xiàn)的技術(shù)，但是主要的元件供應(yīng)商和幾家主要的電子產(chǎn)品制造商已經(jīng)采用了一兩種ＣＳＰ的變化類型。許多公司也正在期待改進(jìn)的功能以及更高的性能。用戶化的或?qū)Ｓ玫模桑每梢跃徑猓校茫碌臇鸥裣拗疲禽^高的Ｉ／Ｏ數(shù)與較密的引腳間距一般都會迫使設(shè)計者使用更多的電路層，因此增加ＰＣＢ制造的復(fù)雜性與成本。ＢＧＡ元件的使用已經(jīng)提供較高的裝配工藝合格率和更多的布局靈活性，提供較緊密的元件間隔與較短的元件之間的電路。 結(jié)論 密間距(ｆｉｎｅ－ｐｉｔｃｈ)、ＢＧＡ和ＣＳＰ的裝配工藝可以調(diào)整到滿足可接受的效率水平，但是彎曲的引腳和錫膏印
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1