高速pcb設(shè)計(jì)指南之一(參考版)
2024-09-06 21:05本頁面
【正文】 因此在設(shè)計(jì)中，需權(quán)衡各因素，做出全面的折 衷考慮；既滿足設(shè)計(jì)要求，又降低設(shè)計(jì)復(fù)雜度。此外，在進(jìn)行高速電路設(shè)計(jì)時(shí)有多個(gè)因素需要加以考慮，這些因素有時(shí)互相對(duì)立。 結(jié)束語 高速電路設(shè)計(jì)是一個(gè)非常復(fù)雜的設(shè)計(jì)過程， ZUKEN 公司的高速電路布線算法 (Route Editor)和 EMC/EMI 分析軟件(INCASES,HotStage)應(yīng)用于分析和發(fā)現(xiàn)問題。天線對(duì)外產(chǎn)生 EMI 輻射，同時(shí)自身也是敏感電路。如果環(huán)路穿過同一網(wǎng)線其它走線則構(gòu)成閉環(huán)。 如果沒有電源層，那么長的電源連線會(huì)在信號(hào)和回路間形成環(huán)路，成為輻射源和易感應(yīng)電路。這就是為什么有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。這可以有效去除電源上的毛刺的影響并減少在印制板上的電源環(huán)路的輻射。 PCB 面積的縮小對(duì)走線的拓?fù)浣Y(jié)構(gòu)有巨大的影響，這意味著縮小的電流回路，縮小的分支走線長度，而電磁輻射近似正比于電流回路的面積；同時(shí)小體積特征意味著高密度引腳封裝器件可以被使用，這又使得連線長度下降，從而電流回路減小，提高電磁兼容特性。此外，使電路板的最外層信號(hào)的密度最小也是減少電磁輻射的好方法，這種方法可采用 表面積層 技術(shù) Buildup設(shè)計(jì)制做 PCB 來實(shí)現(xiàn)。其中非常重要的是保證 PCB 板有很好的接地。但過熱的電阻會(huì)出現(xiàn)漂移，在最壞的情況下電阻成為開路，造成 PCB 走線終結(jié)匹配失效，成為潛在的失敗因素。但較長的垂直安裝會(huì)增加電阻的電感。如果選擇普通直插電阻也有兩種安裝方式可選：垂直方式和水平方式。 此外，對(duì)于終端匹配電阻的封裝型式和安裝型式也必須考慮。其優(yōu)點(diǎn)是不會(huì)拉低 信號(hào)，并且可以很好的避免噪聲。 串聯(lián)電阻匹配終端的優(yōu)勢(shì)還在于可以減少板上器件的使用數(shù)量和連線密度。 串聯(lián)電阻匹配終端不會(huì)產(chǎn)生額外的功率消耗，但會(huì)減慢信號(hào)的傳輸。這種方式最適合于對(duì)時(shí)鐘線信號(hào)進(jìn)行匹配處理。第一種選擇是 RC 匹配終端。這可通過手工計(jì)算，也可通過 CAD 工具計(jì)算出特征阻抗值和終端匹配電阻值。每條分支上都需要終端電阻。 星形拓?fù)浣Y(jié)構(gòu)可以有效的避免時(shí)鐘信號(hào)的不同步問題，但在密度很高的 PCB 板上手工完成布線十分困難。這種拓?fù)浣Y(jié)構(gòu)占用的布線空間較小并可用單一電阻匹配終結(jié)。但這種走線方式布通率最低，不容易 100%布通。如果使用串聯(lián)電阻來改變信號(hào)特性，串聯(lián)電阻的位置應(yīng)該緊靠驅(qū)動(dòng)端。通常情形下， PCB 走線采用兩種基本拓?fù)浣Y(jié)構(gòu)，即菊花鏈 (Daisy Chain)布線和星形 (Star)分布。走線的拓?fù)浣Y(jié)構(gòu)是指一根網(wǎng)線的布線順序及布線結(jié)構(gòu)。如果超過這個(gè)標(biāo)準(zhǔn)，就存在傳輸線的問題。如果工作頻率達(dá)到或超過 75MHz 布線長 度應(yīng)在 1 英寸。解決這個(gè)問題有一些基本原則：如果采用 CMOS 或 TTL 電路進(jìn)行設(shè)計(jì)，工作頻率小于10MHz，布線長度應(yīng)不大于 7 英寸。 嚴(yán)格控制關(guān)鍵網(wǎng)線的走線長度 如果設(shè)計(jì)中有高速跳變的邊沿，就必須考慮到在 PCB 板上存在傳輸線效應(yīng)的問題。最通常的做法是將控制 EMI 的各項(xiàng)設(shè)計(jì)規(guī)則應(yīng)用在設(shè)計(jì)的每一環(huán)節(jié)，實(shí)現(xiàn)在設(shè)計(jì)各環(huán)節(jié)上的規(guī)則驅(qū)動(dòng)和控制。它產(chǎn)生的主要原因是電路工作頻率太高以及布局布線不合理。 電磁輻射 EMI(ElectroMagic Interference)即電磁干擾，產(chǎn)生的問題包含過量的電磁輻射及對(duì)電磁輻射的敏感性兩方面。異步信號(hào)和時(shí)鐘信號(hào)更容易產(chǎn)生串?dāng)_。 串?dāng)_ 串?dāng)_表現(xiàn)為在一根信號(hào)線上有信號(hào)通過時(shí)，在 PCB 板上與之相鄰的信號(hào)線上就會(huì)感應(yīng)出相關(guān)的信號(hào)，我們稱之為串?dāng)_。 過沖與下沖 過沖與下沖來源于走線過長或者信號(hào)變化太快兩方面的原因。多次跨越邏輯電平門限錯(cuò)誤是信號(hào)振蕩的一種特殊的形式，即信號(hào)的振蕩發(fā)生在邏輯電平門限附近，多次跨越邏輯電平門限會(huì)導(dǎo)致邏輯功能紊亂。信號(hào)延時(shí)產(chǎn)生的原因：驅(qū)動(dòng)過載，走線過長。 通常在有多個(gè)接收端時(shí)會(huì)出現(xiàn)問題。 延時(shí)和時(shí)序錯(cuò)誤 信號(hào)延時(shí)和時(shí)序錯(cuò)誤表現(xiàn)
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號(hào)-1