高速pcb設(shè)計(jì)指南之四(參考版)
2025-07-17 10:18本頁(yè)面
【正文】 (24) 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲(chǔ)能電容。 (23) 每個(gè)集成電路一個(gè)去耦電容。 (21) 弱信號(hào)電路，低頻電路周圍不要形成電流環(huán)路。 (19) 對(duì)噪聲敏感的線不要與大電流，高速開關(guān)線平行。 (18) 關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地。 (16) 時(shí)鐘線垂直于 I/O 線比平行 I/O 線干擾小，時(shí)鐘元件引腳遠(yuǎn)離 I/O 電纜。 (14) 模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線，特別是時(shí)鐘。 (12) 單面板和雙面板用單點(diǎn) 接電源和單點(diǎn)接地、電源線、地線盡量粗，經(jīng)濟(jì)是能承受的話用多層板以減小電源，地的容生電感。 (10) 印制板盡量使用 45折線而不用 90 折線布線以減小高頻信號(hào)對(duì)外的發(fā)射與耦合。 (8) MCD 無(wú)用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。 （ 7） I/O 驅(qū)動(dòng)電路盡量靠近印刷板邊，讓其盡快離開印刷板。 (5) 時(shí)鐘產(chǎn)生器盡量靠近到用該時(shí)鐘的器件。 (3) 盡量為繼電器等提供某種形式的阻尼。 (1) 能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方。 去耦電容值的選取并不嚴(yán)格，可按 C=1/f 計(jì)算；即10MHz 取 ，對(duì)微控制器構(gòu)成的系統(tǒng)，取 ~之間都可以。 每 10 片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選 10uf。 1uf， 10uf 電容，并行共振頻率在 20MHz 以上，去除高頻率噪聲的效果要好一些。去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關(guān)門瞬間的充放電能；另一方 面旁路掉該器件的高頻 噪聲。陶瓷片電容或多層陶瓷電容的高頻特性較好。 (7) 用好去耦電容。低頻模擬信號(hào)用的屏蔽電纜，一端接地為好。與印刷線路板以外的信號(hào)相連時(shí)，通常采用屏蔽電纜。印刷線路板上，要有多個(gè)返回地線，這些都會(huì)聚到回電源的那個(gè)接點(diǎn)上，就是所謂單點(diǎn)接地。克服電磁干擾，最主要的手段就是接地。在布局上，要把模擬信號(hào)部分，高速數(shù)字電路部分，噪聲源部分（如繼電器，大電流開關(guān)等）這三部分合理地分開，使相互間的信號(hào)耦合為最小。 這些小的分布參數(shù)對(duì)于這行較低頻率下的微控制器系統(tǒng)中是可以忽略不計(jì)的；而對(duì)于高速系統(tǒng)必須予以特別注意。 一個(gè)線路板上的接插件，有 520nH 的分布電感。 印刷線路板的過孔大約引起 的電容。電容的分布電感不可忽略，電感的分布電容不可忽略。模擬電路中的模擬信號(hào)更經(jīng)受不住來(lái)自電源的干擾。電路中微控制器的復(fù)位線，中斷線，以及其它一些控制線最容易受外界噪聲的干擾?？捎镁植?屏蔽地，在有引結(jié)的一面引線左右兩側(cè)布以地線 。特性阻抗與信號(hào)線到地間的介質(zhì)的介電常數(shù)的平方成反比，與介質(zhì)厚度的自然對(duì)數(shù)成正比。如印刷線路板為四層板，其中有一層是大面積的地，或雙面板，信號(hào)線的反面是大面積的地時(shí)，這種信號(hào)間的交叉干擾就會(huì)變小。 CMOS 工藝制造的微控制由輸入阻抗高，噪聲高，噪聲容限也很高，數(shù)字電路是迭加 100~200mv 噪聲并不 影響其工作。干擾信號(hào)的強(qiáng)度與 C 點(diǎn)信號(hào)的 di/at 有關(guān)，與線間距離有關(guān)。在 C 點(diǎn)，由于 AB上信號(hào)的傳輸與反射，會(huì)感應(yīng)出一個(gè)寬度為信號(hào)在 AB 線上的延遲時(shí)間的兩倍，即 2Td 的正脈沖信號(hào)。信號(hào)在AB 線上的延遲時(shí)間是 Td。 用以下結(jié)論歸納印刷線路板設(shè)計(jì)的一個(gè)規(guī)則： 信號(hào)在印刷板上傳輸，其延遲時(shí)間不應(yīng)大于所用器件的標(biāo)稱延遲時(shí) 間。 當(dāng)信號(hào)的上升時(shí)間快于信號(hào)延遲時(shí)間，就要按照快電子學(xué)處理。也就是說，信號(hào)在印刷線路上的引線越短越好，最長(zhǎng)不宜超過 25cm。微控制器構(gòu)成的系統(tǒng)中常用邏輯電話元件的 Tr（標(biāo)準(zhǔn)延遲時(shí)間）為 3到18ns 之間。 信號(hào)在印制板上的延遲時(shí)間與引線的特性阻抗有關(guān)，即與印制線路板材料的介電常數(shù)有關(guān)。信號(hào)輸入端靜態(tài)輸入電流在 1mA 左右，輸入電容 10PF 左右，輸入阻抗相當(dāng)高，高速 CMOS 電路的輸出端都有相當(dāng)?shù)膸лd能力，即相當(dāng) 大的輸出值，將一個(gè)門的輸出端通過一段很長(zhǎng)線引到輸入阻抗相當(dāng)高的輸入端，反射問題就很嚴(yán)重，它會(huì)引起信號(hào)畸變，增加系統(tǒng)噪聲。雖然方波的高頻成份的波的幅度，比基波小，但頻率越高越容易發(fā)射出成為噪聲源，微控制器產(chǎn)生的最有影響的高頻噪聲大約是時(shí)鐘頻率的 3倍。 為增加系統(tǒng)的抗電磁 干擾能力采取如下措施： (1) 選用頻率低的微控制器： 選用外時(shí)鐘頻率低的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。 (2) 系統(tǒng)含有大功率，大電流驅(qū)動(dòng)電路，如產(chǎn)生火花的繼電器，大電流開關(guān)等。 ⑤在印刷板入口處增加保護(hù)環(huán)（環(huán)與接地端相 連）。 ③內(nèi)部電路如果要與金屬外殼相連時(shí)，要用單點(diǎn)接地，防止放電電流流過內(nèi)部電路。 防護(hù)方法： ①建立完善的屏蔽結(jié)構(gòu)，帶有接地的金屬屏蔽殼體可將放電電流釋放到地。 5 對(duì)靜電的防護(hù) 靜電放電可通過直接傳導(dǎo)，電容耦合和電感耦合三種
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1