【正文】 [14] 董婕，“高性能通用處理器的可測試性設計研究”中國科學院研究生院碩士論文，2006年4月。vol. 20, no. 5, 2003, 17~25.[7] F. K. Gurkaynak, T. Villiger, S. Oetiker, N. Felber, H. Kaeslin, W. Fichtner, “A functional test methodology for globallyasynchronous locallysynchronous systems”, In Proceedings of International Symposium on Asynchronous Circuits and Systems, 2002, 181~189.[8] M. Krstic, E. Grass, “BIST Technique for GALS Systems”, In Proceedings of Digital System Design Conference, 2005, 10~16.[9] M. Krstic, E. Grass, C. Stahl, “Requestdriven GALS technique for wireless munication”, In Proceedings of International Symposium on Asynchronous Circuits and Systems, 2005, 76~85.[10] 胡瑜, 韓銀和, 李曉維，李佳“數(shù)字集成電路測試優(yōu)化”, 科學出版社 20106月第一版。1997, vol. 14, no. 1, 10~17.[4] F. Beenker, et al. “Macro testing: Unifying IC and board test”, IEEE design and test of puters, , no. 6, 1986, 26~32.[5] , , , V. Khosa, , , , “DFT advances in Motorola39。本文只是生成了固定型故障的測試向量，可以進一步生成其他故障類型的測試向量，考察設計的故障覆蓋率和測試覆蓋率。 今后工作的設想本文針對一款高性能通用處理器進行了全掃描結構設計，還可以進一步應用其他DFT技術，以進一步提高處理器的可測試性。針對之前進行的全掃描設計的一款高性能通用處理器應用了adaptive scan壓縮結構。評價測試壓縮算法的主要因素有：算法的壓縮率、解壓縮電路的開銷、解壓縮電路的可重用性（是否依賴于測試向量集合）等。本文闡述了測試壓縮技術的基本原理，按照不同的分類方法，測試壓縮技術可以分成不同的類型。1. 較全面地了解了研究領域的各種測試壓縮技術隨著測試數(shù)據(jù)量的膨脹給測試成本帶來的巨大壓力，測試壓縮技術越來越受到研究領域和業(yè)界的重視。我針對固定型故障產(chǎn)生了測試向量，%。在一款高性能通用處理器芯片中，我們采用了目前最成熟的幾種可測試性設計技術之一：掃描設計。本章將總結全文的主要工作，并對今后的工作提出進一步設想。本文試圖通過了解目前主流的處理器DFT設計的應對之策，來學習應用于處理器的各種DFT技術，并與工程實踐相結合，在一款高性能通用處理器芯片上應用了全掃描DFT技術。第五章 結束語隨著半導體工藝突飛猛進的發(fā)展，集成電路設計的規(guī)模和復雜度呈指數(shù)級增長，處理器的設計也越來越呈現(xiàn)出高密度、高復雜性的特點，DFT的重要性也日益顯著。同時，顯著地縮短ATE測試時間，節(jié)約測試成本。在Scan %。本章在之前的DFT設計綜合后，針對固定型故障產(chǎn)生測試向量。 各個步驟Internal+BypassScan Compression +BypassTest Coverage(%)向量個數(shù)12181577 ，在Internal模式下ATPG共產(chǎn)生組合測試向量1218個，%。 固定型故障實驗結果Internal模式Scan Compression模式DT25040532508651PT329UD1778017781AU5419649654ND536453 TC（%） FC（%），這里對故障進行了分類：（1）DT為ATPG檢測到的故障；（2）PT為ATPG可能檢測到的故障，由于在故障模擬時產(chǎn)生了不確定值X，所以無法確定這類故障實際能否被檢測，而實際測試時不會出現(xiàn)X值，因此這部分故障可能被檢測到；（3）UD為任何方法都不可能檢測到的故障，為不可測的故障；（4）AU為ATPG無法檢測到的故障，但別的方法（如功能測試）有可能檢測到。如果這些假設被證明為錯誤的，算法會回溯并重新進行決策一直達到abort limit中所設定的次數(shù)set_atpgchain_test 0011用0011序列來測試掃描鏈上是否有故障run_atpgauto_pression進行測試生成并使TetraMAX在測試時間、故障覆蓋率以及測試集合大小之間做一個最優(yōu)的折中我們可以用故障覆蓋率和測試覆蓋率來評估測試向量集合的完備性。測試階段完成ATPG故障模擬、測試向量生成等工作，并寫出測試向量文件和仿真平臺。運行測試協(xié)議文件的命令可以使TetraMAX根據(jù)spf文件進行以上的各項檢查來判斷測試過程中是否發(fā)生了違例。 建立階段設計規(guī)則檢查階段主要針對網(wǎng)表進行設計規(guī)則檢查，可以通過讀入DFT階段產(chǎn)生的spf格式的測試協(xié)議文件來完成。在ATPG的過程中可以把RAM當作黑盒（black box）、空盒（empty box）來處理，也可以對它建立工具能夠識別的功能模型。建立階段：這是最開始的階段，該階段中TetraMAX讀入設計和工藝庫等文件，為設計規(guī)則檢查構造仿真模型。受到項目進展的限制，本文只是針對DFT生成的掃描鏈的連接順序進行了測試生成。仿真結果報告綜合仿真庫 DC和TetraMAX交互文件TetraMAX設計實現(xiàn)的過程主要包含了三個階段：建立（Build）階段、設計規(guī)則檢查（DRC）階段和測試（Test）階段。TetraMAX ，DFT階段生成插入掃描鏈的網(wǎng)表文件以及記錄了測試方式的測試協(xié)議文件。TetraMAX支持多種故障類型，比如固定型故障、跳變故障、IDDQ故障、橋接故障等。全時序ATPG模式：該模式與快速時序ATPG模式類似，支持掃描加載和卸載之間的多重捕獲周期。但是對于這些非掃描單元，所有的時鐘和復位信號應該受原始輸入端的直接控制。在部分掃描設計中，可以先用組合ATPG模式檢測到大多數(shù)故障，再用其他模式檢測剩下的故障。組合ATPG模式：該模式適用于純組合電路和全掃描設計。TetraMAX可以支持Verilog，VHDL等格式的網(wǎng)表文件以及spf格式的測試協(xié)議文件；可以生成STIL、WGL、Verilog、VHDL等格式的測試集合。因此單固定型故障模型在測試中應用廣泛，一直是研究熱點。研究表明，針對單固定型故障模型得到的測試向量，不僅對單固定型故障和多固定型故障有很高的覆蓋率，對于其他類型的故障例如橋接故障，也有很高的覆蓋率，在實際應用中可以有效地檢測芯片中的物理缺陷。在實際電路測試中，為了簡化處理過程，假設在某一時刻電路中只有一個固定型故障，這就是單固定型故障（Single Stuck_at Fault）模型，相對應的，多固定型故障模型是單固定型故障模型的一個擴展，它假設在某一時刻電路中可以有多個固定型故障存在。固定型故障模型可以覆蓋很多制造中出現(xiàn)的物理缺陷。門級故障模型能夠很好的反映電路實際，同時其計算復雜度適中，在測試工作中應用廣泛。不同的故障模型在應用時其測試效率和測試效果是不同的，但是迄今為止沒有適用于任何電路層次的故障模型。故障模型能反映大部分實際缺陷，基于不同的故障模型可以設計不同的測試算法。這些物理上的缺陷可以通過分析其對芯片邏輯的影響來檢測。在全掃描設計的基礎上，設計了adaptive scan 壓縮結構。本次設計對邏輯電路部分采用全掃描設計。設定ScanCompression模式下掃描鏈的長度是380，此時共有122條短掃描鏈。掃描設計必須增加一個測試輸入管腳scan mode用于掃描使能。命令參數(shù)含義current_test_modeInternal_scan/ScanCompression指定當前測試模式分別為這兩種模式report_scan_pathview existing –cell all根據(jù)上一步指定的當前的測試模式，報告出在這種測試模式下掃描鏈的連接順序write_test_protocoltest_mode Internal_scan/ScanCompression輸出每種測試模式下的測試協(xié)議文件，用于ATPG的過程中進行測試協(xié)議規(guī)則檢查write format veriloghier o輸出層次化的插入掃描鏈后的網(wǎng)表文件，該文件作為后面ATPG過程的輸入文件ungroup all –flattenwrite format veriloghier o輸出扁平化的網(wǎng)表文件，該文件中已經(jīng)將層次化的設計全部打平 實驗結果Module名稱實驗結果觸發(fā)器個數(shù) 掃描管腳數(shù)Internal模式掃描鏈長度Scan Compression模式掃描鏈長度壓縮率godsont_tile_module46137204614380 ，本次設計總共設計了20個掃描管腳，其中10個用于掃描輸入，10個用于掃描輸出。配置完掃描結構之后就需要執(zhí)行設計規(guī)則檢查和掃描插入的步驟了。識別出相應的掃描信號之后就需要配置在每種模式下掃描鏈的條數(shù)以及最大掃描鏈的長度，同時設定插入流水線（pipeline）寄存器的級數(shù)并指明pipeline寄存器的觸發(fā)時鐘。 命令參數(shù)含義set_dft_signalview existing_dft type ScanClockport clock指定端口信號clock作為測試的時鐘信號set_dft_signalview spectype ScanEnableport scanmode指定端口信號scanmode作為掃描觸發(fā)器的掃描使能信號set_dft_signalview existing_dfttype Constantport reset active_state 0指定在測試模式下需要保持為常數(shù)的信號，如reset