【正文】 44。使我在完成設(shè)計的同時，對學(xué)習(xí)的專業(yè)基礎(chǔ)知識做了一次系統(tǒng)的復(fù)習(xí)總結(jié)，并且對相關(guān)的學(xué)科有了一定的了解和認(rèn)識，獲益非淺。本畢業(yè)論文的制作過程是在 老師的指導(dǎo)下進(jìn)行的。同時在基本電路模塊基礎(chǔ)上，不必修改硬件電路，通過修改VHDL源程序，增加一些新功能，滿足不同的需要，實現(xiàn)數(shù)字系統(tǒng)硬件的軟件化。圖59 加法器和觸發(fā)器電路圖將設(shè)計的電路進(jìn)行仿真，其波形圖如圖510：圖510 加法器和觸發(fā)器電路仿真波形圖其波形圖正確無誤，生成可調(diào)用元件圖如圖511：圖511 法器和觸發(fā)器電路符號在成功完成底層單元電路模塊設(shè)計仿真后，可根據(jù)測頻原理圖，把上面的各個模塊按照圖61連接起來。end behav。b=x(1)。end process。end if。039。139。139。elsif clk39。039。139。architecture behav of zhou_jiafa issignal x:std_logic_vector(8 downto 0)。a,b,c:out std_logic)。use 。1）加法器設(shè)計其程序如下：library ieee。其原理圖如圖55所示。圖52 部分電路連接原理圖編譯成功后進(jìn)行仿真，其波形仿真如圖53：圖53部分電路連接原理圖的仿真波形圖其波形正確無誤，將其電路生成能調(diào)用的元件圖如圖54：圖54 部分電路連接的電路符號該模塊主要根據(jù)輸入被測信號，產(chǎn)生計數(shù)允許計數(shù)信號EN，該信號的高電平的持續(xù)時間即計數(shù)允許時間，與輸入的被測信號周期相同；產(chǎn)生清零信號RST，在計數(shù)使能前對計數(shù)器先清零；產(chǎn)生存儲信號LOAD，在計數(shù)結(jié)束后，利用上升沿把最新的頻率測量值保存在顯示寄存器中。end behav。cq=cqi。039。139。end if。end if。039。 thenif cqi11 then cqi:=cqi+1。 thenif en=39。event and clk=39。)。 then cqi:=(others=39。beginif rst=39。end jishu12。cq:out std_logic_vector(3 downto 0)。use 。1）12進(jìn)制計數(shù)器的設(shè)計其程序如下：library ieee。其模塊與實現(xiàn)測量頻率時的功能一樣，該模塊調(diào)用測頻率時的譯碼模塊。圖41 頻率計主體電路頂層原理圖對上面的測頻總電路圖進(jìn)行仿真，其波形圖如圖42所示。編譯成功后，生成如下元件：圖324加法器的電路符號將生成的加法器和觸發(fā)器按如圖325所示的電路連接。b=x(1)。end process。end if。039。139。139。elsif clk39。039。139。architecture behav of yichu_jiajishu issignal x:std_logic_vector(6 downto 0)。a,b:out std_logic)。use 。其加法器程序如下：library ieee。圖322 譯碼電路原理圖編譯通過后，對該電路進(jìn)行仿真，其波形如圖323所示：圖323譯碼電路波形仿真圖如圖所示，其電路實現(xiàn)了動態(tài)驅(qū)動顯示功能，其波形正確無誤，將其電路生成如圖223，可調(diào)用元件圖：圖323 譯碼電路的電路符號 量程自動切換模塊當(dāng)計數(shù)器計數(shù)達(dá)到9999時，再來脈沖就超出量程，為了使計數(shù)器計數(shù)正確，需要用量程自動切換對計數(shù)顯示進(jìn)行量程切換，增加量程自動切換模塊也加大了對頻率測量的范圍。end one。end case。when1001= led7s=1101111。when0111= led7s=0000111。when0101= led7s=1101101。when0011= led7s=1001111。when0001= led7s=0000110。end decl7s。entity decl7s isport(a:in std_logic_vector(3 downto 0)。編譯成功后生成元件圖如圖320所示：圖320 動態(tài)掃描電路3）七段數(shù)碼管驅(qū)動電路的VHDL設(shè)計library ieee。end one。end case。when others=bus4=din1。when11=bus4=din4。when10=bus4=din3。when01=bus4=din2。p2:process(scan_clk,din1,din2,din3,din4)begincase scan_clk iswhen00=bus4=din1。scan_clk=scan(1 downto 0)。 thenscan:=scan+1。event and clk=39。scan_clk=00。139。beginp1:process(clk,scan_clk,reset)variable scan:std_logic_vector(17 downto 0)。end xu_dynamic。shift:out std_logic_vector(1 downto 0)。din3:in std_logic_vector(11 downto 8)。din1:in std_logic_vector(3 downto 0)。use 。use 。動態(tài)掃描顯示的VHDL源程序如下。如果延時控制的不好則會出現(xiàn)閃動，或者亮度不夠，根據(jù)經(jīng)驗。根據(jù)人眼視覺暫留原理，LED數(shù)碼管每秒導(dǎo)通16次以上，人眼就無法LED數(shù)碼管短暫的不亮，認(rèn)為是一直點亮的（其實LED數(shù)碼管是以一定頻率在閃動的）。編譯仿真后生成元件圖如圖319所示，以便頂層模塊的調(diào)用。end behav。end if。139。end reg_4。din:in std_logic_vector(3 downto 0)。use 。4位寄存器的VHDL源程序如下。圖316 分頻電路原理圖編譯成功后進(jìn)行仿真，起仿真波形如圖317所示：圖317 分頻電路的仿真波形圖如圖318所示，此電路圖實現(xiàn)了將被測信號進(jìn)行分頻功能，通過四選一數(shù)據(jù)選擇器的控制按不同的BA二進(jìn)制數(shù)值時輸出被測信號的1分頻、10分頻、100分頻、1000分頻，通過二四譯碼器按不同的BA二進(jìn)制數(shù)值時輸出四個檔次p0、ppp3,分別代表1hz、10hz、100h