dds信號(hào)源設(shè)計(jì)數(shù)字系統(tǒng)設(shè)計(jì)實(shí)踐論文(參考版)
2025-06-29 09:11本頁面
【正文】 通過本次實(shí)驗(yàn)，掌握了DDS任意波形發(fā)生器的設(shè)計(jì)方法,認(rèn)識(shí)到了DDS直接數(shù)字頻率合成技術(shù)的優(yōu)越性：超寬的相對寬帶，超高的捷變速率（可實(shí)現(xiàn)跳頻），超細(xì)的分辨率，相位的連續(xù)性，輸出波形靈活，可編程全數(shù)字化。如圖所示，數(shù)碼管上的輸出頻率與示波器中的頻率相同。c. 對輸出選擇模塊進(jìn)行仿真en為1時(shí)，輸出f等于r，en為0時(shí)，輸出f等于x，與理論一致。 測試結(jié)果及分析結(jié)果與代碼功能一致，清零，加法功能都沒有問題。cp2 ：CLK1，用于控制相位累加器和相位寄存器模塊的運(yùn)行以及驅(qū)動(dòng)實(shí)驗(yàn)箱的A/D模塊。clr ：按鍵3，用于頻率控制字和相位加器的清零。，觀察與理論結(jié)果是否一致。end a。 end if。 then f=r。architecture a of qiehuan isbeginprocess(en)begin if en=39。 f:out unsigned(19 downto 0))。 r:in unsigned(19 downto 0)。use 。 library ieee。end process。 end if。139。elsif (cp39。139。architecture a of xiangwei is signal q:std_logic_vector(23 downto 0)。 data:out std_logic_vector(23 downto 0))。entity xiangwei isport(m:in std_logic_vector(19 downto 0)。use 。library ieee。end process。 end case。when101=q5=q5+1。when011=q3=q3+1。then case q iswhen001=q1=q1+1。event and cp=39。q5=0000。q3=0000。then q1=0000。process(
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號(hào)-1