【正文】 WHEN01110010=DAOUT=10101011。 WHEN01110000=DAOUT=10110001。 WHEN01101110=DAOUT=10110111。 WHEN01101100=DAOUT=10111100。 WHEN01101010=DAOUT=11000010。 WHEN01101000=DAOUT=11000111。 WHEN01100110=DAOUT=11001100。 WHEN01100100=DAOUT=11010001。 WHEN01100010=DAOUT=11010110。 WHEN01100000=DAOUT=11011011。 WHEN01011110=DAOUT=11011111。 WHEN01011100=DAOUT=11100011。 WHEN01011010=DAOUT=11100111。 WHEN01011000=DAOUT=11101010。 WHEN01010110=DAOUT=11101110。 WHEN01010100=DAOUT=11110001。 WHEN01010010=DAOUT=11110100。 WHEN01010000=DAOUT=11110110。 WHEN01001110=DAOUT=11111001。 WHEN01001100=DAOUT=11111010。 WHEN01001010=DAOUT=11111100。 WHEN01001000=DAOUT=11111110。 WHEN01000110=DAOUT=11111111。 WHEN01000100=DAOUT=11111111。 WHEN01000010=DAOUT=11111111。 WHEN01000000=DAOUT=11111111。 WHEN00111110=DAOUT=11111111。 WHEN00111100=DAOUT=11111111。 WHEN00111010=DAOUT=11111111。 WHEN00111000=DAOUT=11111110。 WHEN00110110=DAOUT=11111100。 WHEN00110100=DAOUT=11111010。 WHEN00110010=DAOUT=11111001。 WHEN00110000=DAOUT=11110110。 WHEN00101110=DAOUT=11110100。 WHEN00101100=DAOUT=11110001。 WHEN00101010=DAOUT=11101110。 WHEN00101000=DAOUT=11101010。 WHEN00100110=DAOUT=11100111。 WHEN00100100=DAOUT=11100011。 WHEN00100010=DAOUT=11011111。 WHEN00100000=DAOUT=11011011。 WHEN00011110=DAOUT=11010110。 WHEN00011100=DAOUT=11010001。 WHEN00011010=DAOUT=11001100。 WHEN00011000=DAOUT=11000111。 WHEN00010110=DAOUT=11000010。 WHEN00010100=DAOUT=10111100。 WHEN00010010=DAOUT=10110111。 WHEN00010000=DAOUT=10110001。 WHEN00001110=DAOUT=10101011。 WHEN00001100=DAOUT=10100101。 WHEN00001010=DAOUT=10011111。 WHEN00001000=DAOUT=10011001。 WHEN00000110=DAOUT=10010011。 WHEN00000100=DAOUT=10001101。 WHEN00000010=DAOUT=10000110。ARCHITECTURE ART OF ROM IS BEGIN PROCESS(ADDER) IS BEGIN CASE ADDER IS WHEN00000000=DAOUT=10000000。 DAOUT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。USE 。USE 。END BEHAV。DOUT=TEMP(23 downto 16)。END IF。 THENTEMP=TEMP+K。THEN IF EN=39。EVENT AND CLK=39。 THENTEMP=000000000000000000000000。BEGINPROCESS(CLK,EN,RESET) ISBEGINIF RESET=39。END。CLK: IN STD_LOGIC。EN: IN STD_LOGIC。USE 。 參考文獻(xiàn)[1] 左磊、連小珉、班學(xué)鋼、蔣孝煌. 雙 RAM 直接數(shù)字合成任意波形發(fā)生器微機(jī)插卡研制[J] . 清華大學(xué)學(xué)報(bào) ,1999,2(3):4~16[2] 陳世偉. 鎖相環(huán)路原理及應(yīng)用[M]. 北京: 兵器工業(yè)出版社,1990[3] 張玉興. DDS 高穩(wěn)高純頻譜頻率源技術(shù)[J]. 系統(tǒng)工程與電子技術(shù),1997,12(5):5~19[4] 白居玉. 低噪聲頻率合成[M]. 西安: 西安交通大學(xué)出版社,1995[5] 鄭寶輝. 直接數(shù)字頻率合成器相位截?cái)嗾`差分析[J]. 無(wú)線電工程 ,1998,11(7):7~18[6] 高玉良．現(xiàn)代頻率合成與控制技術(shù)[M]. 北京: 航空工業(yè)出版社,2022[7] 潘松，黃繼夜. EDA 技術(shù)實(shí)用教程 [M]. 北京: 科學(xué)出版社,2022[8] 辛春艷. VHDL硬件描述語(yǔ)言[M].北京:國(guó)防工業(yè)出版社,2022[9] 林明權(quán). VHDL 數(shù)字控制系統(tǒng)設(shè)計(jì)范例[M].北京:電子工業(yè)出版社,2022[10] 盧毅、賴(lài)杰. VHDL 與數(shù)字電路設(shè)計(jì)[M].上海: 科學(xué)出版社 ,2022[11] 褚振勇、翁木云. FPGA 設(shè)計(jì)與應(yīng)用[M]. 西安: 西安電子科技大學(xué)出版社 ,2022[12] 徐志軍、徐光輝. CPLD/FPGA 的開(kāi)發(fā)與應(yīng)用[M].北京:電子工業(yè)出版社,2022[13] 馮 程. 用直接數(shù)字頻率合成器產(chǎn)生正弦波[D]. 華中科技大學(xué)本科生論文,2022[14] 周?chē)?guó)富. 利用FPGA實(shí)現(xiàn)DDS專(zhuān)用集成電路[J]. 電子技術(shù)應(yīng)用,1998,(2):14~15[15] Boaventura,Greenhouse Climate Models:An Overview[A]Proceedings of EFITA2022Conference[M],2022[16]I．Seginer ， T．Boulard．Neural work models of the greenhouse cl imate[J]，JAgric．Eng ．Res,1994,59（3）:203~216[17]H．J．Tantau ，Analysis and synthesis of climate control algorithins[J]，ActaHorticulturae，1985,174(2):375~380附錄 A 信號(hào)發(fā)生器頂層電路圖圖1 正弦信號(hào)發(fā)生器頂層塊附錄 B 源程序清單相位累加器LIBRARY IEEE。感謝給予我理論幫助的各位參考文獻(xiàn)的作者。致 謝在本課題的完成中，我得到了很多人的幫助，在此表示衷心的感謝!首先感謝我的導(dǎo)師李詠紅老師，我的課題是在他的指導(dǎo)和幫助下完成的，他深厚的理論功底和嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度以及高度的敬業(yè)精神使我受益非淺，對(duì)我課題的完成起到了至關(guān)重要的作用。第三，外圍電路沒(méi)有設(shè)計(jì)鍵盤(pán)輸入模塊，使得操作不夠直觀靈活。因而累加器系統(tǒng)工作頻率沒(méi)能得到提高，性能不夠優(yōu)越。其中也存在有不足之處。但是系統(tǒng)的功能還沒(méi)有得到完全利用，由于 DDS 技術(shù)是利用查表法來(lái)產(chǎn)生波形的，則在基于FPGA 設(shè)計(jì)時(shí)只要把 ROM 改成 RAM 變可實(shí)現(xiàn)任意波形的產(chǎn)生。今天 DDS 廣泛用于接受機(jī)本振、信號(hào)發(fā)生器、儀器、通信系統(tǒng)、雷達(dá)系統(tǒng)等，尤其適合跳頻無(wú)線電通信系統(tǒng)。在設(shè)計(jì)過(guò)程中，可根據(jù)需要隨時(shí)改變器件的內(nèi)部邏輯功能和管腳的信號(hào)方式，EDA 技術(shù)借助于大規(guī)模集成的FPGA/CPLD 和高效的設(shè)計(jì)軟件，用戶不僅可通過(guò)直接對(duì)芯片結(jié)構(gòu)的設(shè)計(jì)實(shí)行多種數(shù)字邏輯系統(tǒng)功能，而且由于管腳定義的靈活性，大大減輕了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的工作量及難度，同時(shí)，這種基于可編程芯片的設(shè)計(jì)大大減少了系統(tǒng)芯片的數(shù)量，縮小了系統(tǒng)的體積，提高了系統(tǒng)的可靠性。圖520 寬帶放大和低通濾波第 6 章 結(jié)束語(yǔ)信號(hào)發(fā)生器是科研及工程實(shí)踐中最重要的儀器之一，以往多使用硬件組成，隨著信息技術(shù)高速發(fā)展，集成電路的大規(guī)模使用，電子系統(tǒng)已經(jīng)進(jìn)入了一個(gè)高速發(fā)展的全新時(shí)段。同時(shí)在后級(jí)還加入了射級(jí)跟隨器，減小后級(jí)負(fù)載的大小對(duì)前級(jí)放大倍數(shù)的影響。因?yàn)?所以我們?nèi)?。但由于正弦波輸出波形幅度峰峰值已有零點(diǎn)幾伏，經(jīng)單級(jí)寬帶高頻晶體管放大后峰峰值已超過(guò) 2V。通過(guò)調(diào)整發(fā)射極的旁路電容和集電極的電感可以使寬帶放大的頻率輸出覆蓋范圍達(dá)到 1KHz10MHz。則 C1 的取值為： )(41821PFLfCc??由于頻率輸出覆蓋范圍廣，且設(shè)計(jì)要求輸出電壓峰峰值 。所要求的低通濾波器的截止頻率為，這次用到的為 LC 低通濾波器（電路圖參考圖 520） 。圖518 ADV7120引腳圖ADV7120與FGPA芯片輸出的電路具體連接圖入下圖519圖 519 ADV7120 與 FPGA 連接圖 濾波及放大電路在由數(shù)字信號(hào)至模擬信號(hào)這一過(guò)程轉(zhuǎn)換好以后，得出的信號(hào)仍然是在時(shí)間上離散的點(diǎn)，需要將其用低通濾波器進(jìn)行平滑處理，濾除高次頻率的雜波，得到平滑標(biāo)準(zhǔn)的正弦波。電路如圖 518 所示。圖 517 單通道處理根據(jù) ADV7120 的輸出特性，每一個(gè)通道都可以等效為一個(gè)高內(nèi)阻抗電流源，輸出端可以直接驅(qū)動(dòng) 的負(fù)載。但是在本次設(shè)計(jì)中，只借助它的高速8bit 數(shù)模轉(zhuǎn)換功能，故有些引腳不要用到，但是根據(jù) CMOS 結(jié)構(gòu)的特性，對(duì)于不用的引腳不能讓它懸空。同時(shí)作為 它的功能之一就是用于 DDS 的高速數(shù)模轉(zhuǎn)換。設(shè)計(jì)要求輸出最高頻率為 10MHZ，在選擇 D/A 轉(zhuǎn)換器的時(shí)需要充分考慮到D/A 轉(zhuǎn)換器的轉(zhuǎn)換速率，在本次設(shè)計(jì)中選擇