調(diào)制解調(diào)器電路設(shè)計畢業(yè)論文(參考版)
2025-06-28 15:13本頁面
【正文】 謝謝！。我還要感謝我的班主任XX老師以及在大學(xué)四年為我們授課的所有老師，正是他們的認真授課和細致講解，使我學(xué)到了非常多的專業(yè)知識，是他們讓我看到了在這個領(lǐng)域的精彩，也是他們讓我學(xué)會了如何更好的做人做事。這里，我想要感謝一直給予我支持、鼓勵與指導(dǎo)XX老師。全數(shù)字多星座圖、可變符號率QAM調(diào)制器[J].電路與系統(tǒng)學(xué)報，2001，6致 謝對于這篇論文的完成，我的心情十分地復(fù)雜，在最初的選題、資料收集以及對文章的反復(fù)改動的過程中，我?guī)缀鯕v經(jīng)了欣喜、躁動、無奈與失望。然而，這個方案也不是十全十美的，它需要進一步地細化設(shè)計方案、優(yōu)化實際電路結(jié)構(gòu)及其步局。這種基于CPLD的16QAM調(diào)制解調(diào)方案設(shè)計對于不同進制的QAM調(diào)制解調(diào)系統(tǒng)都可以適用，擴展性十分的好。同時，對其進行了具體的設(shè)計，在外部電路中，利用CPLD、RF2713集成芯片以及一些外圍器件，比如A/D，D/A轉(zhuǎn)換器等，對電路進行了具體系統(tǒng)的分析。該篇論文所完成的事項可以總結(jié)為如下三點：第一，文章開篇對現(xiàn)有的一些調(diào)制解調(diào)技術(shù)原理進行了簡要概括，并通過對它們的分析，系統(tǒng)具體地研究了16QAM調(diào)制解調(diào)器的各部分組成及其原理。當(dāng)號噪聲平均功率比低過10dB時，仿真獲得的誤碼率略小于理論計算值。在信噪比值是10dB時，它們兩者之間的誤差最小，效果同樣也是最佳的。，對比原始信號與解調(diào)后信號的特性。調(diào)制信道經(jīng)過信道之后。在星座圖當(dāng)中，任意兩個信號矢量點間的最短距離如果達到越大，那么信號最佳的誤碼率作用也就越佳。圖中有16個離散信號點（即圖53中米子形點），它們分別對應(yīng)于16進制的數(shù)值取值，而且每個點都是中心對稱、排布整齊。 16QAM調(diào)制信號軌跡圖，我們所看到的是16QAM調(diào)制信號的星座圖。對所有的參數(shù)進行設(shè)定之后，就可以對16QAM調(diào)制性能進行仿真，從而輕松地獲得16QAM調(diào)制信號軌跡圖、16QAM調(diào)制信號星座圖、16QAM調(diào)制信號的眼圖以及16QAM的誤碼率曲線圖。 16QAM性能的仿真模型圖將模塊搭建起來后，按下列表格設(shè)置每個模塊的參數(shù)。 第五章 基于MATLAB的QAM系統(tǒng)仿真實現(xiàn)本章將利用Matlab這一所學(xué)軟件的Simulink仿真模塊對16QAM調(diào)制解調(diào)進行系統(tǒng)仿真，以獲得16QAM調(diào)制信號軌跡圖、16QAM調(diào)制信號星座圖、16QAM調(diào)制信號的眼圖以及16QAM的誤碼率曲線圖。首先在16QAM解調(diào)器前端采用RF2713集成重要器件等重要電路器件，其次在利用了CPLD器件電路當(dāng)中，解調(diào)器后端的數(shù)字信號的解碼、變換則利用VerilogHDL硬件語言編程實現(xiàn)。 本章小結(jié)本章設(shè)計完成了16QAM解調(diào)系統(tǒng)。(3) 并/串轉(zhuǎn)換模塊信號在經(jīng)解碼映射邏輯模塊之后會輸出的4路并行數(shù)字信號，而之后它又將輸入16QAM解調(diào)系統(tǒng)中的并/串轉(zhuǎn)換模塊，在這個模塊中，信號被轉(zhuǎn)為1路串行數(shù)字信號后輸出，實現(xiàn)16QAM解調(diào)。A/D轉(zhuǎn)換器輸出的兩路數(shù)字信號會傳送到解碼映射邏輯模塊，我們可以通過反向的推導(dǎo)尋找出24電平轉(zhuǎn)換編碼間的反向關(guān)系，從而可以將其轉(zhuǎn)化為并著輸出的四路數(shù)字信號。(2) 解碼映射邏輯模塊在16QAM解調(diào)系統(tǒng)中，第一步是確定或者代表的的4個電平值和A/D轉(zhuǎn)換器輸出的數(shù)字信息之間的邏輯函數(shù)關(guān)系。不同模塊需要的時鐘信號也不盡相同，解碼映射邏輯模塊的時鐘信號的頻率僅僅只是并/串轉(zhuǎn)換模塊時鐘信號頻率的。 16QAM解調(diào)器后端實現(xiàn)各部分的功能模 塊功 能時鐘模塊 發(fā)揮分配頻率作用，使得各個分頻信號作時鐘解碼映射邏輯模塊 完成和電路另外兩8元A/D轉(zhuǎn)換器的匹配并/串轉(zhuǎn)換模塊 將并行的調(diào)制信號變成串行的整路原有信號(1) 時鐘模塊CPLD中的時鐘模塊發(fā)揮著劃分頻率，分配各個不同頻率的時鐘這樣一個作用。A/D的PD/CLK腳分別匹配EPM7128的兩個輸入輸出端口，使其提供時鐘并進行邏輯控制。該器件包含：+～+。(2) A/D轉(zhuǎn)換模塊CPLD與模數(shù)轉(zhuǎn)換器件的匹配十分地簡單。其輸出的信號均值如式()。式()為16QAM調(diào)制信號Y(t)經(jīng)載波信號還原電路之后的輸出表達式。 四次方環(huán)載波還原法四次方環(huán)載波恢復(fù)是以平方環(huán)載波恢復(fù)為基礎(chǔ)，創(chuàng)新性的提出的一個載波恢復(fù)的方法[8]。 RF2713解調(diào)器配置16QAM相干解調(diào)系統(tǒng)中，我們可以看到載波恢復(fù)電路關(guān)系到解調(diào)信號的性能，所以說方案設(shè)計的關(guān)鍵是準(zhǔn)確地載波還原。(1) I、Q正交解調(diào)。 16QAM解調(diào)器組成解調(diào)器的前端實現(xiàn)由I、Q正交解調(diào)器與兩個模數(shù)轉(zhuǎn)換器來構(gòu)成， (a)，經(jīng)過解調(diào)器的前端實現(xiàn)部分，頻率不算太高也不算太低的16QAM信號經(jīng)過解碼與并/串變換之后被設(shè)定成為I、Q兩路基帶信號；解調(diào)器的后端信號的轉(zhuǎn)換由CPLD編程來完成， (b)。 第四章 16QAM解調(diào)器系統(tǒng)組成與原理 解調(diào)方案設(shè)計本系統(tǒng)為基于CPLD的16QAM解調(diào)器設(shè)計。 本章小結(jié)本章通過設(shè)計和分許，實現(xiàn)了16QAM調(diào)制器的邏輯功能，包括利用CPLD的前端變換與后端實現(xiàn)的邏輯編碼，配合DAC0800，RF2713集成芯片等一些額外器件以及VerilogHDL語言編程，討論了具體完整的設(shè)計過程。RF2713作為調(diào)制器使用時的電路圖配置容易理解。 RF2713結(jié)構(gòu)原理圖RF2713為單片集成正交調(diào)制/解調(diào)芯片[4]。本文中使用MIRCO．DEVICES公司的RF2713集成芯片。經(jīng)過24值變換器件之后，將同相、正交兩信號傳入到I、Q各自調(diào)制器之中，它們調(diào)制之后，信號頻率位于高、低頻之間。 （b)所示。 管腳接法示意圖DAC0800外圍電路并不難以知道。DAC0800可與任一邏輯電平兼容。 共16支端口和數(shù)模轉(zhuǎn)換器匹配，設(shè)定其中一I/O 輸入/輸出端口 個I/O端口與D/A的進行匹配,以支配數(shù)模轉(zhuǎn)換器的電壓閾值。INPUT/GCLKl 時鐘輸入引腳 它是時鐘模塊的輸入信號的輸入端口，時鐘模塊根據(jù)不一樣的需要將其分頻。EPM7128有多個可編程的輸入輸出引腳，可輕易地完成對數(shù)模、模數(shù)轉(zhuǎn)換電路接口匹配邏輯控制[7]。 （a1,a3）或（a2,a4）與E0的對應(yīng)關(guān)系a3a1d1d2d3d4d5d6d7d8E00 0 1 0 0 0 0 0 0 0
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號-1