【正文】 。 USE 。最后，再次向幫助我的老師、同學(xué)們表達(dá)我衷心的感謝！參考文獻(xiàn)[1]潘松，[M].北京：科學(xué)出版社，2022年9月[2]南利平，[M].北京：清華大學(xué)出版社，2022年8月[3][M].北京：電子工業(yè)出版社，2022年1月[4][M].北京：電子工業(yè)出版社，2022年11月[5]潘松，[M].北京：清華大學(xué)出版社，2022年1月[6]樊昌信，張甫翊， 徐炳祥， [M].北京：國防工業(yè)出版社， （6）（7） [7]達(dá)新宇，陳樹新，王瑜，[M].北京：北京郵電大學(xué)出版社 ，[8]莊宜松，現(xiàn)代通信技術(shù)[M]. 重慶：重慶大學(xué)出版社，[9]陳新華，EDA技術(shù)與應(yīng)用[M]. 北京：機(jī)械工業(yè)出版社， [10]苗長云，沈保鎖，竇晉江. 現(xiàn)代通信原理及應(yīng)用（第二版）[M].北京：電子工業(yè)出版社， [11]侯伯享，顧新. VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(jì)（修定版）[M].西安：西安電子科技大學(xué)出版社， [12][M].南京：南京大學(xué)出版社，[13]北京理工大學(xué) ASIC 語言 100 例詳解[M].北京：清華大學(xué)出版社 ，1999.[14]岳敏 袁小平 鄧恒淹 等. 基于 FPGA 的數(shù)字調(diào)制信號(hào)發(fā)生器的設(shè)計(jì)[J].電子元器件應(yīng)用，2022 年第 12 期[15]盧毅， 與數(shù)字電路設(shè)計(jì)[M].科學(xué)出版社 ，2022.[16]張學(xué)峰，[J]. 國外電子測(cè)量技術(shù)，2022.[17]田大方， FPGA 的信號(hào)發(fā)生器的設(shè)計(jì)方法[J].電子質(zhì)量，2022 年第一期[18]白居憲，直接數(shù)字頻率合成[M].西安：西安交通大學(xué)出版社 ，2022. 2428 [19]胡升平， FPGA 的 DDSAM 調(diào)幅波產(chǎn)生方法研究及實(shí)現(xiàn)[J].儀表技術(shù)，2022 第四期 [20]江思敏，VHDL數(shù)字電路及系統(tǒng)設(shè)計(jì)[M].北京：北京機(jī)械工業(yè)出版社，2022. [21] Warty, C. Yu, . Resource allocation using ASK, FSK and PSK modulation techniques with varying M. Aerospace Conference, 2022 IEEE[22]Jihong Lee,Baeseung Seo Realtime remote monitoring system based on personal munication service (PCS) Proceedings of the 40th SICE Annual Conference, July 2022,p370375 附錄：源代碼分頻器模塊代碼：LIBRARY IEEE。經(jīng)過一個(gè)學(xué)期的反復(fù)修改和試驗(yàn)，我的設(shè)計(jì)終于也將畫上一個(gè)句點(diǎn)。在這里，首先要感謝學(xué)院的領(lǐng)導(dǎo)和老師對(duì)我的幫助，感謝我的畢業(yè)設(shè)計(jì)指導(dǎo)老師馮良老師對(duì)我的指導(dǎo)和點(diǎn)撥。致謝在畢業(yè)論文即將完成之際，我的心情也是十分復(fù)雜的。第四：VHDL 語言編寫方便易懂，一開始接觸有些困難，慢慢找到套路就容易多了。第三：正如前面所說，Quartus II 是一款功能強(qiáng)大的軟件，本次設(shè)計(jì)只使用到了其中的一部分功能。在學(xué)習(xí)和設(shè)計(jì)的過程中，我也遇到了不少的問題，第一：從開始對(duì)調(diào)制與解調(diào)系統(tǒng)的設(shè)計(jì)開始，始終無法確定要用哪種方式去實(shí)現(xiàn) FSK 解調(diào)系統(tǒng)的設(shè)計(jì)，最后在老師的點(diǎn)撥下發(fā)現(xiàn)過零檢測(cè)法是 VHDL 里面最常用的也是最容易實(shí)現(xiàn)的解調(diào)方式，因此我才決定采用過零檢測(cè)法實(shí)現(xiàn)解調(diào)功能。整個(gè)系統(tǒng)基于 DDS 技術(shù)，巧妙的結(jié)合了三種調(diào)制信號(hào)的特點(diǎn)，對(duì)調(diào)制和解調(diào)模塊進(jìn)行了詳細(xì)的介紹、設(shè)計(jì)及仿真。圖 SignalTap II仿真波形仿真結(jié)果分析：圖 ，圖 ，圖 顯示了對(duì) ASK，PSK ，F(xiàn)SK 的調(diào)制解調(diào)進(jìn)行仿真，結(jié)果與原理所述相同，能夠正確進(jìn)行調(diào)制解調(diào)，系統(tǒng)設(shè)計(jì)成功。5 系統(tǒng)調(diào)試 系統(tǒng)電路圖將以上模塊連接起來，可以得到電路圖 ：圖 系統(tǒng)電路圖 系統(tǒng)仿真結(jié)果系統(tǒng)的功能仿真圖如圖 ：圖 系統(tǒng)功能仿真圖系統(tǒng)在邏輯分析儀上的波形：（1）當(dāng) K=0 時(shí)系統(tǒng)輸出波形如圖 所示，其中包括基帶波形、 ASK 調(diào)制解調(diào)波形，F(xiàn)SK 調(diào)制解調(diào)波形。過零檢測(cè)法方框圖及個(gè)電波形如圖 所示：圖 FSK解調(diào)框圖時(shí)鐘信號(hào)控制信號(hào)Fsk 調(diào)制信號(hào)時(shí)鐘計(jì)數(shù)器 C計(jì)數(shù)器 Q 判決器 D 基帶信號(hào) FSK解調(diào)模塊模塊由時(shí)鐘信號(hào)和起始信號(hào)觸發(fā)，經(jīng) FSK 解調(diào)后輸出基帶波形，如圖。圖 FSK調(diào)制模塊實(shí)體圖 FSK仿真結(jié)果分析嵌入式邏輯分析儀獲得的波形如圖 ：圖 SignalTap II仿真波形（FSK 調(diào)制） 仿真結(jié)果分析：仿真結(jié)果滿足設(shè)計(jì)要求，能夠正確生成 FSK 信號(hào)波形，調(diào)制成功。使用鍵控法產(chǎn)生 FSK 信號(hào)是因?yàn)槔肰HDL 語言和邏輯電路很容易實(shí)現(xiàn)，而且這種方法的特點(diǎn)是轉(zhuǎn)換速度快，波形好，頻率穩(wěn)定度高，電路不復(fù)雜，在實(shí)際應(yīng)用中可以用一個(gè)頻率合成器代替兩個(gè)獨(dú)立的振蕩器，再經(jīng)分頻鏈，進(jìn)行不同的分頻，也可以得到 FSK 信號(hào)。模塊圖如圖 ：圖 ASK/PSK解調(diào)模塊實(shí)體圖 ASK/PSK解調(diào)仿真結(jié)果分析（1）ASK 解調(diào)在邏輯分析儀上的波形如圖 ：圖 SignalTap II仿真波形（ASK 解調(diào)）（2）PSK 解調(diào)在邏輯分析儀上的波形如圖 ：圖 SignalTap II仿真波形（PSK 解調(diào)）仿真結(jié)果分析：分析以上仿真波形圖可知，解調(diào)結(jié)果和輸入基帶信號(hào)相同，滿足設(shè)計(jì)要求，解調(diào)成功。其中，ASK 采用包絡(luò)解調(diào)法，PSK 采用相干解調(diào)方法，解調(diào)建模方框圖如圖， 其中判決器工作原理是：把計(jì)數(shù)器輸出的 0 相載波與 PSK 信號(hào)中的載波進(jìn)行邏輯“與”運(yùn)算，當(dāng)兩比較信號(hào)在判決時(shí)刻都為“1”時(shí)，輸出為“1”，否則輸出為“0” 。 ASK/PSK解調(diào)方案根據(jù)二選一選擇鍵 K 的高低電平同樣可以在一個(gè)模塊中對(duì)解調(diào)對(duì)象進(jìn)行選擇。通過 K 鍵選擇調(diào)制對(duì)象，由 y 輸出調(diào)制波形。ASK 采用鍵控法產(chǎn)生信號(hào)，PSK 則可以利用簡(jiǎn)單的 VHDL 語句實(shí)現(xiàn)調(diào)制。通過 VHDL 包裝生成的分頻器模塊圖如圖 所示。 分頻器設(shè)計(jì)由于 EP2C35F672C6 芯片的時(shí)鐘頻率為 50MHZ，為了達(dá)到設(shè)計(jì)要求，設(shè)計(jì)中對(duì) 50MHZ 的系統(tǒng)時(shí)鐘進(jìn)行 4 分頻、8 分頻和 512 分頻。移位脈沖節(jié)拍 第 1級(jí) 0a第 2級(jí) 1a第 3級(jí) 2a第 4級(jí) 3a反饋值 4a0 1 0 0 0 11 0 0 0 1 02 0 0 1 0 03 0 1 0 0 14 1 0 0 1 15 0 0 1 1 06 0 1 1 0 17 1 1 0 1 08 0 0 1 0 19 1 1 0 1 110 0 0 1 1 111 1 1 1 1 112 1 1 1 0 013 1 1 1 0 014 1 1 0 0 015 0 0 0 0 1 m序列產(chǎn)生模塊如圖 所示，該模塊由系統(tǒng)時(shí)鐘信號(hào)觸發(fā)，四位寄存器的初始值為0001，即將 din 的值設(shè)為 0001，dout 輸出序列波形作為系統(tǒng)調(diào)制的基帶信號(hào)。說明該移位寄存器的狀態(tài)具有周期性，其周期長度為 15。圖 所示為遵從式的 4 級(jí) m 序列發(fā)生器。本仿真采用4級(jí)移位寄存器，產(chǎn)生周期為15的一個(gè)m序列。在相同的級(jí)數(shù)情況下，采用不同的線性反饋邏輯所得到的周期長度不同。其中一級(jí)寄存器（通常為末級(jí)）的輸出，隨著移位時(shí)鐘節(jié)拍的的推移會(huì)產(chǎn)生一個(gè)序列，稱為移位寄存器序列。 m序列發(fā)生器設(shè)計(jì)m序列是最常用的一種偽隨機(jī)序列，它是最長線性反饋移位寄存器序列的簡(jiǎn)稱，是由帶現(xiàn)行反饋的移位寄存器產(chǎn)生的序列，并且具有最長周期。因此，一般把m序列稱為偽隨機(jī)序列。m序列的效率是最高的，這是它的一個(gè)優(yōu)點(diǎn)，但 m序列最主要的優(yōu)點(diǎn)在于它具有某種隨機(jī)特性，特別是它具有雙值自相關(guān)函數(shù)R (j )，表明它的碼元之間是不相關(guān)的或弱相關(guān)的，：R(j)=1, 當(dāng)j = 0時(shí)； R(j)= 當(dāng)j = 1, 2, ??, P–1 （） 1p?m序列的功率譜密度趨近于白噪聲的功率譜特性。雖然移存器的級(jí)數(shù)相同，但由于它們的反饋邏輯不同，產(chǎn)生的序列互不相同；同一個(gè)4級(jí)線性移存器，當(dāng)它的初始狀態(tài)不同時(shí)，它所產(chǎn)生的序列也不完全相同。帶有反饋邏輯線路的移存器稱為n 級(jí)動(dòng)態(tài)移存器，其末級(jí)輸出序列為, 此序列滿足反饋邏輯函數(shù)：012na?? 12 01()nnnnininiiiaCaCaaC??? ??????? ??()式中 =1或0 (i= 1, 2,…n) ,視第i 級(jí)是否參加模2運(yùn)算而定, 因?yàn)閕C()式是線性的, 所以稱為n 級(jí)線性移存器。移存器是由n 個(gè)串接的雙態(tài)存儲(chǔ)器(寄存器)和一個(gè)移位時(shí)鐘發(fā)生器以及一個(gè)由模2加法器組成的反饋邏輯線路組成，每個(gè)雙態(tài)存儲(chǔ)器稱為移存器的級(jí)，每一級(jí)只能有兩種不同狀態(tài)分別用“0”和“1”表示。其中，用通用數(shù)字器件構(gòu)成的特點(diǎn)是速度可以很快，但硬件電路不便修改特性，只能產(chǎn)生單一n 級(jí)m序列；用軟件方式構(gòu)成的特點(diǎn)是采用靈活的數(shù)據(jù)查詢方式可以獲得任意級(jí)數(shù)n 的本原多項(xiàng)式系數(shù)，從而實(shí)現(xiàn)m序列的產(chǎn)生，但速度受到單片機(jī)工作速度的限制，而FPGA具有硬件電路實(shí)現(xiàn)的優(yōu)點(diǎn)，又具有設(shè)計(jì)上的靈活性，并且由于FPGA便于實(shí)現(xiàn)大規(guī)模的數(shù)字系統(tǒng)。偽噪聲發(fā)生器在測(cè)距、通信等領(lǐng)域的應(yīng)用日益受到人們重視。在現(xiàn)代工程實(shí)踐中, m序列在通訊、導(dǎo)航、雷達(dá)、通信系統(tǒng)性能的測(cè)量等領(lǐng)域中有著廣泛的應(yīng)用。有優(yōu)良的自相關(guān)特性，有時(shí)稱為偽噪聲（PN）序列。圖 頂層實(shí)體圖將以上模塊封裝為一個(gè)模塊如圖 ：圖 封裝模塊圖 程序及仿真結(jié)果分析（1）DDS 功能仿真圖 ：圖 功能仿真圖（2）嵌入式邏輯分析儀獲得的波形如圖 ：圖 SignalTap II 仿真波形仿真結(jié)果分析：分析波形可見，輸出波形為標(biāo)準(zhǔn)正弦波，符合設(shè)計(jì)要求。生成的模塊端口：地址輸入端口，時(shí)鐘輸入端口，數(shù)據(jù)輸出端口（8 位）。然后在 quartus II 下利用 MATLAB 生成的數(shù)據(jù)編寫一個(gè)單口 rom， 文件，即 rom 模塊。地址線是十位，輸出八位波形數(shù)據(jù)。如圖 所示。圖 頻率控制模塊實(shí)體圖 波形選擇模塊該模塊功能是波形的選擇，加法器傳過來八位地址數(shù)據(jù)，通過波形選擇模塊在地址位加上兩位波形選擇位。相位累加器模塊負(fù)責(zé)對(duì)所選波形的相位尋址，以頻率控制字作為步長反復(fù)進(jìn)行累加運(yùn)算。時(shí)鐘信號(hào)50MHZ頻率控制模塊波形輸出波形選擇模塊波形存儲(chǔ)模塊圖 DDS硬件模塊圖 頻率控制模塊如圖 所示。DDS 的頻率分辨率定義為：q=clk/ 由于基準(zhǔn)時(shí)鐘一般是固定的，因此相位累加器的位數(shù)就決定了頻率的分辨率。假定基準(zhǔn)時(shí)鐘為 70MHz，累加器為 16 位，則 clk=70MHz，Y= =65536 (N＝16)，設(shè) M＝12 則 X= ＝4096，所以 q=(4096/65536)70=。DDS 輸出信號(hào)的頻率由下式?jīng)Q定：q=( )clk ( 代表取樣點(diǎn)數(shù)，M 為 頻率控制字、 代表存儲(chǔ)器中存儲(chǔ)數(shù)據(jù)的多少，N 代表累加器的位數(shù)，clk 代表基準(zhǔn)時(shí)鐘頻率)。DDS 具體工作過程如下：每來一個(gè)時(shí)鐘脈沖 clk，N 位全加器將頻率控制數(shù)據(jù) M 與累加寄存器輸出的累加相位數(shù)據(jù) N 相加，把相加后的結(jié)果送至累加寄存器的輸入端。與傳統(tǒng)的頻率合成器相比，DDS 具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn)，廣泛使用在電信與電子儀器領(lǐng)域，是實(shí)現(xiàn)設(shè)備全數(shù)字化的一個(gè)關(guān)鍵技術(shù)。DDS 技術(shù)是一種把一系列數(shù)字形式的信號(hào)通過 DAC 轉(zhuǎn)換成模擬信號(hào)的合成技術(shù)。246。228。168。181。179。208。179。d194。193。c213。e2FSK(t)a b206。圖 過零檢測(cè)法波形207。cos??1tcos??2t(b)不同，來檢測(cè)已調(diào)波中頻率的變化。198。179。207。198。179。207。198。178。194。205。247。168。203。168。248。229。246。177。168。246。228。247。246。208。249。233。247。168。203。 168。??1 181。198。178。194。205。(a)e2FSK(t) 180。198。178。188。194。??? 176。198。178。194。205。180。179。194。202。182。179。202。198。190。197。209。 179。198。178。188。194。??1 176。198。178。194。205。過零檢測(cè)法的基本思想是，利用不同頻率的正弦波在一個(gè)碼元間隔內(nèi)過零點(diǎn)數(shù)目的e2FSK(t) 180。與選擇幅移鍵控信號(hào)解調(diào)方式的同樣理由，在 2FSK 系統(tǒng)中也很少使用相干解調(diào)。247。211。224。247。180。241。216。170。168。161。197。197。248。249。247。224。180。216。170。168。161。247。180。241。 若二進(jìn)制基帶信號(hào)的 1 符號(hào)對(duì)應(yīng)于載波頻率 f1，0 符號(hào)對(duì)應(yīng)于載波頻率 f2，則二進(jìn)制移頻鍵控信號(hào)的時(shí)域表達(dá)式見式 ：（）1 0a1 1 0 1 0 0bcde ??????0cos122 tAteFSK?調(diào)制方式如圖 所示：圖 FSK調(diào)制框圖輸入序列為 1001 時(shí)，已調(diào) 2FSK 的輸出波形如圖 所示，圖中 f1 代表“1”，f2 代表 “0”。 圖 PSK解調(diào)波形圖 FSK的調(diào)制與解調(diào)正弦載波的頻率隨二進(jìn)制基帶信號(hào)在 f1 和 f2 兩個(gè)頻率點(diǎn)間變化，則產(chǎn)生二進(jìn)制移頻鍵控信號(hào)（2FSK 信號(hào)） 。179。194。202。cos??ct 182。179。 202。198。190。197。209。dbe179。198。178。194。