調(diào)制解調(diào)器電路設(shè)計(jì)畢業(yè)論文(編輯修改稿)
2025-07-22 15:13 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 分。時(shí)鐘模塊按照m序列模塊、串/并轉(zhuǎn)換模塊與碼映射模塊各模塊對(duì)于輸入時(shí)鐘的需要進(jìn)行對(duì)其頻率進(jìn)行劃分與分配，并為各個(gè)部分提供時(shí)鐘信號(hào)。(2) m序列模塊二元m序列屬于偽隨機(jī)序列，它擁有良好的自相關(guān)函數(shù)，取得或是拷貝一段二進(jìn)制m序列都不是難事，因而使用m序列作為整個(gè)調(diào)制解調(diào)器的初始輸入。此部分的m序列的特征多項(xiàng)式是： ()時(shí)鐘信號(hào)在時(shí)鐘模塊進(jìn)行分頻之后產(chǎn)生16分頻時(shí)鐘信號(hào)，這個(gè)16分頻時(shí)鐘信號(hào)便可作為該部分的時(shí)鐘。通過產(chǎn)生碼速率為，碼長(zhǎng)為的m序列，讓它作為輸入信號(hào)輸入到系統(tǒng)當(dāng)中。如果想要獲得碼長(zhǎng)為的m序列，僅需知道n階線性反饋易存器的特征多項(xiàng)式再更改m序列模塊即可。： m序列生成框圖(3) 串/并轉(zhuǎn)換模塊在本部分，由m序列生成模塊產(chǎn)生的1路數(shù)字基帶信號(hào)被轉(zhuǎn)換成為4路并行的數(shù)字信號(hào)輸出系統(tǒng)，按這樣分配之后，每路信號(hào)的速率都是原有信號(hào)速率的，即。，我們所規(guī)定的4路并行信號(hào)具有不同的空間位置，合理的分配在整個(gè)矢量信號(hào)空間，它們分別與矩形16QAM星座圖的信號(hào)點(diǎn)依次對(duì)應(yīng)。 16QAM星座圖(4) 碼映射邏輯模塊在該模塊，我們所定義的并行信號(hào)被分為另外兩路并行信號(hào)：與。、兩路不同的數(shù)字信號(hào)再分別同I、Q兩路8位D/A轉(zhuǎn)換器相互配對(duì)彼此相連。通過兩路信號(hào)或同兩個(gè)數(shù)模轉(zhuǎn)換器的輸出電壓之間的相互映射關(guān)系，完成信號(hào)同D/A轉(zhuǎn)換器輸入端接口間準(zhǔn)確連接，同時(shí)可以推導(dǎo)出或同的聯(lián)系。是D/A轉(zhuǎn)換器的數(shù)字輸入量。 （a1,a3）或（a2,a4）與E0的對(duì)應(yīng)關(guān)系a3a1d1d2d3d4d5d6d7d8E00 0 1 0 0 0 0 0 0 0 +0 1 1 0 0 1 0 0 0 0 +1 0 1 0 1 0 0 0 0 0 +1 1 1 0 1 1 0 1 0 0 +、Q兩路D/A轉(zhuǎn)換器數(shù)字輸入端數(shù)字的映射關(guān)系分別為式()以及式()： () ()到這里，基于CPLD的16QAM調(diào)制器的前端實(shí)現(xiàn)部分就實(shí)現(xiàn)了將輸入的調(diào)制信號(hào)輸出為I、Q兩路8位信號(hào)，8位信號(hào)的在輸出端口的數(shù)值依次與8位D/A轉(zhuǎn)換器輸出端點(diǎn)的取值呈現(xiàn)映射關(guān)系。如果在實(shí)際操作之中需要與其他位數(shù)的D/A轉(zhuǎn)換器接口匹配，通過改變?cè)谶@個(gè)模塊的VerilogHDL編程程序，修改信號(hào)與D/A轉(zhuǎn)換器值的相應(yīng)關(guān)系就能簡(jiǎn)單的實(shí)現(xiàn)。EPM7128有多個(gè)可編程的輸入輸出引腳，可輕易地完成對(duì)數(shù)模、模數(shù)轉(zhuǎn)換電路接口匹配邏輯控制[7]。 EPM7128引腳功能說明端 口名 稱功 能當(dāng)reset為O時(shí)，CPLD內(nèi)部清零初始化；INPUT/GLCRn 全局reset信號(hào) 當(dāng)Reset取邏輯值1時(shí)，CPLD正常運(yùn)行，進(jìn)行仿真。INPUT/GCLKl 時(shí)鐘輸入引腳 它是時(shí)鐘模塊的輸入信號(hào)的輸入端口，時(shí)鐘模塊根據(jù)不一樣的需要將其分頻。TDO、TDI 芯片與電腦通信的 將完成過電路的仿真試驗(yàn)的Verilog或其它硬TMS、TCK JTAG端口 件描述語(yǔ)言設(shè)計(jì)的程序使其在電腦下載至CPLD芯片中。 共16支端口和數(shù)模轉(zhuǎn)換器匹配，設(shè)定其中一I/O 輸入/輸出端口 個(gè)I/O端口與D/A的進(jìn)行匹配,以支配數(shù)模轉(zhuǎn)換器的電壓閾值。 16QAM調(diào)制器的后端實(shí)現(xiàn)(1) D/A轉(zhuǎn)換模塊該部分選擇National Semiconductor公司DIP16封裝的D/A轉(zhuǎn)換器DAC0800。DAC0800可與任一邏輯電平兼容。當(dāng)它同不同的邏輯電平相兼容時(shí)，D/A的的連接方法我們?nèi)菀椎弥?管腳接法示意圖DAC0800外圍電路并不難以知道。 DAC0800外圍電路示意圖使用單極性+5V電源電壓時(shí)，兩路信號(hào)經(jīng)過LM741C這個(gè)放大器之后，兩路電源信號(hào)轉(zhuǎn)化為電壓信號(hào)，電壓邏輯取值為，表達(dá)式當(dāng)中X是轉(zhuǎn)換器輸取值。 （b)所示。I、Q兩路信號(hào)經(jīng)過D/A轉(zhuǎn)換器后速率為：。經(jīng)過24值變換器件之后，將同相、正交兩信號(hào)傳入到I、Q各自調(diào)制器之中，它們調(diào)制之后，信號(hào)頻率位于高、低頻之間。(2) I、Q正交調(diào)制I、Q正交調(diào)制指將兩彼此分離的I、Q信號(hào)與彼此相位相差為的兩個(gè)本地載波進(jìn)行乘法上運(yùn)算，再經(jīng)過相加運(yùn)算之后得到調(diào)制信號(hào)[4]。本文中使用MIRCO．DEVICES公司的RF2713集成芯片。RF2713集成芯片的結(jié)構(gòu)原理圖我們不難得知。 RF2713結(jié)構(gòu)原理圖RF2713為單片集成正交調(diào)制/解調(diào)芯片[4]。當(dāng)它作為調(diào)制器放入電路時(shí)，可以將0到50MHz的I、Q兩基帶原始信號(hào)進(jìn)行加法運(yùn)算進(jìn)而輸出；當(dāng)它發(fā)揮解調(diào)器作用之時(shí)，將攜有有用信息的射頻載波這種頻率不大也不小的信號(hào)當(dāng)中獲得I、Q兩路基帶信號(hào)[8]。RF2713作為調(diào)制器使用時(shí)的電路圖配置容易理解。 RF2713調(diào)制器配置BASEBAAND I與BASEBAND Q依次是I、Q兩基帶信號(hào)的送入端；LO是載波的輸入；IF OUT輸出經(jīng)過正交調(diào)制的QAM調(diào)制信號(hào)。 本章小結(jié)本章通過設(shè)計(jì)和分許，實(shí)現(xiàn)了16QAM調(diào)制器的邏輯功能，包括利用CPLD的前端變換與后端實(shí)現(xiàn)的邏輯編碼，配合DAC0800，RF2713集成芯片等一些額外器件以及VerilogHDL語(yǔ)言編程，討論了具體完整的設(shè)計(jì)過程。該種方案的延伸性與適用性好，同時(shí)它也為具有自適應(yīng)功能的調(diào)制解調(diào)系統(tǒng)以及可變速率系統(tǒng)的具體設(shè)定奠定了基礎(chǔ)。 第四章 16QAM解調(diào)器系統(tǒng)組成與原理 解調(diào)方案設(shè)計(jì)本系統(tǒng)為基于CPLD的16QAM解調(diào)器設(shè)計(jì)。16QAM的解調(diào)與產(chǎn)生一樣簡(jiǎn)單。 16QAM解調(diào)器組成解調(diào)器的前端實(shí)現(xiàn)由I、Q正交解調(diào)器與兩個(gè)模數(shù)轉(zhuǎn)換器來構(gòu)成， (a)，經(jīng)過解調(diào)器的前端實(shí)現(xiàn)部分，頻率不算太高也不算太低的16QAM信號(hào)經(jīng)過解碼與并/串變換之后被設(shè)定成為I、Q兩路基帶信號(hào)；解調(diào)器的后端信號(hào)的轉(zhuǎn)換由CPLD編程來完成， (b)。 16QAM
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1