【正文】 MegaCore 功 能。　 　 Altera 還 提 供 DSP Builder 高 級 模 塊 集 ， 這 一 Simulink 庫 實(shí) 現(xiàn) 了 時(shí) 序驅(qū) 動(dòng) 的 Simulink 綜 合 。 DSP Builder 包 括 比 特 和 周 期 精 度 的 Simulink 模 塊 ， 涵 蓋 了 算 法 和 存 儲(chǔ) 功能 等 基 本 操 作 。 DSP Builder 支 持 系 統(tǒng) 、 算 法和 硬 件 設(shè) 計(jì) 共 享 一 個(gè) 公 共 開 發(fā) 平 臺(tái) ?！?　 DSP Builder 在 算 法 友 好 的 開 發(fā) 環(huán) 境 中 幫 助 設(shè) 計(jì) 人 員 生 成 DSP 設(shè) 計(jì) 硬 件表 征 ， 從 而 縮 短 了 DSP 設(shè) 計(jì) 周 期 。 Matlab 中 的 DSP BuilderAltera 可 編 程 邏 輯 器 件 (PLD)中 的 DSP 系 統(tǒng) 設(shè) 計(jì) 需 要 高 級 算 法 和 HDL 開發(fā) 工 具 。除內(nèi)部函數(shù)外，所有 MATLAB 主包文件和各種工具包都是可讀可修改的文件，用戶通過對源程序的修改或加入自己編寫程序構(gòu)造新的專用工具包。 學(xué) 科 工 具 包 是 專 業(yè) 性 比 較 強(qiáng) 的工 具 包 ， 控 制 工 具 包 ， 信 號 處 理 工 具 包 ， 通 信 工 具 包 等 都 屬 于 此 類 。 工 具 包 又 可 以分 為 功 能 性 工 具 包 和 學(xué) 科 工 具 包 。167。工具箱是 MATLAB函數(shù)的子程序庫，每一個(gè)工具箱都是為某一類學(xué)科專業(yè)和應(yīng)用而定制的，主要包括信號處理、控制系統(tǒng)、神經(jīng)網(wǎng)絡(luò)、模糊邏輯、小波分析和系統(tǒng)仿真等方面的應(yīng)用。另外，MATLAB 網(wǎng)頁服務(wù)程序還容許在 Web 應(yīng)用中使用自己的 MATLAB 數(shù)學(xué)和圖形程序。（6）實(shí)用的程序接口和發(fā)布平臺(tái)新版本的 MATLAB 可以利用 MATLAB 編譯器和 C/C++數(shù)學(xué)庫和圖形庫，將自己的 MATLAB 程序自動(dòng)轉(zhuǎn)換為獨(dú)立于 MATLAB 運(yùn)行的 C 和 C++代碼。一般來說，它們都是由特定領(lǐng)域的專家開發(fā)的，用戶可以直接使用工具箱學(xué)習(xí)、應(yīng)用和評估不同的方法而不需要自己編寫代碼。另外新版本的 MATLAB 還著重在圖形用戶界面（GUI）的制作上作了很大的改善，對這方面有特殊要求的用戶也可以得到滿足。新版本的 MATLAB 對整個(gè)圖形處理功能作了很大的改進(jìn)和完善，使它不僅在一般數(shù)據(jù)可視化軟件都具有的功能（例如二維曲線和三維曲面的繪制和處理等）方面更加完善，而且對于一些其他軟件所沒有的功能（例如圖形的光照處理、色度處理以及四維數(shù)據(jù)的表現(xiàn)等） ，MATLAB 同樣表現(xiàn)了出色的處理能力。高層次的作圖包括二維和三維的可視化、圖象處理、動(dòng)畫和表達(dá)式作圖。函數(shù)所能解決的問題其大致包括矩陣運(yùn)算和線性方程組的求解、微分方程及偏微分方程的組的求解、符號運(yùn)算、傅立葉變換和數(shù)據(jù)的統(tǒng)計(jì)分析、工程中的優(yōu)化問題、稀疏矩陣運(yùn)算、復(fù)數(shù)的各種運(yùn)算、三角函數(shù)和其他初等數(shù)學(xué)運(yùn)算、多維數(shù)組操作以及建模動(dòng)態(tài)仿真等。在計(jì)算要求相同的情況下，使用 MATLAB 的編程工作量會(huì)大大減少。函數(shù)中所使用的算法都是科研和工程計(jì)算中的最新研究成果，而前經(jīng)過了各種優(yōu)化和容錯(cuò)處理。（3）強(qiáng)大的科學(xué)計(jì)算機(jī)數(shù)據(jù)處理能力MATLAB 是一個(gè)包含大量計(jì)算算法的集合。使之更利于非計(jì)算機(jī)專業(yè)的科技人員使用。用戶可以在命令窗口中將輸入語句與執(zhí)行命令同步，也可以先編寫好一個(gè)較大的復(fù)雜的應(yīng)用程序（M 文件）后再一起運(yùn)行。簡單的編程環(huán)境提供了比較完備的調(diào)試系統(tǒng)，程序不必經(jīng)過編譯就可以直接運(yùn)行，而且能夠及時(shí)地報(bào)告出現(xiàn)的錯(cuò)誤及進(jìn)行出錯(cuò)原因分析。隨著 MATLAB 的商業(yè)化以及軟件本身的不斷升級，MATLAB 的用戶界面也越來越精致，更加接近 Windows 的標(biāo)準(zhǔn)界面，人機(jī)交互性更強(qiáng)，操作更簡單。這些工具方便用戶使用 MATLAB 的函數(shù)和文件，其中許多工具采用的是圖形用戶界面。167。MATLAB 產(chǎn)品族可以用來進(jìn)行以下各種工作：● 數(shù)值分析 ● 數(shù)值和符號計(jì)算 ● 工程與科學(xué)繪圖 ● 控制系統(tǒng)的設(shè)計(jì)與仿真 ● 數(shù)字圖像處理 ● 數(shù)字信號處理 ● 通訊系統(tǒng)設(shè)計(jì)與仿真 ● 財(cái)務(wù)與金融工程 MATLAB 的應(yīng)用范圍非常廣，包括信號和圖像處理、通訊、控制系統(tǒng)設(shè)計(jì)、測試和測量、財(cái)務(wù)建模和分析以及計(jì)算生物學(xué)等眾多應(yīng)用領(lǐng)域。 1984 年 由Little、 Moler、 Steve Bangert 合 作 成 立 了 的 MathWorks 公 司 正 式 把MATLAB 推 向 市 場 。 167。 在 新 的 版 本 中 也 加 入 了 對 C， FORTRAN， C++ ， JAVA 的 支 持 。 MATLAB 可 以 進(jìn) 行 矩 陣 運(yùn) 算 、 繪 制 函 數(shù) 和 數(shù) 據(jù) 、 實(shí) 現(xiàn)算 法 、 創(chuàng) 建 用 戶 界 面 、 連 接 其 他 編 程 語 言 的 程 序 等 ， 主 要 應(yīng) 用 于 工 程 計(jì) 算 、 控制 設(shè) 計(jì) 、 信 號 處 理 與 通 訊 、 圖 像 處 理 、 信 號 檢 測 、 金 融 建 模 設(shè) 計(jì) 與 分 析 等 領(lǐng)域 。MATLAB 是 矩 陣 實(shí) 驗(yàn) 室 （ Matrix Laboratory） 的 簡 稱 ， 和Mathematica、 Maple 并 稱 為 三 大 數(shù) 學(xué) 軟 件 。167。其功能仿真與時(shí)序仿真結(jié)果一致。經(jīng)過分析轉(zhuǎn)換后的VHDL程M0delSim完成的RTL級仿真只是功能仿真，其仿真序并將其轉(zhuǎn)換為ATOM list，最后編譯AToM list， 結(jié)果并不能精確反映電路的全部硬件特性，進(jìn)行門級的時(shí)序仿真仍然十分重要。圖23 幅度調(diào)制信號(AM)輸出波形算法仿真正確后，用singalCo唧iler工具將此模型轉(zhuǎn)換成vHDI。在simulink中進(jìn)行的仿真是屬于系統(tǒng)驗(yàn)證性質(zhì)的，是對rndl文件進(jìn)行仿真，并沒有對生成的VHDL代碼進(jìn)行仿真，生成VHDL描述的是RTL級的，是針對具體的硬件結(jié)構(gòu)的，需要對生成的VHDL代碼進(jìn)行功能仿真。當(dāng)選擇不同值的時(shí)候輸出不同的參數(shù)調(diào)整調(diào)制信號區(qū)輸出正弦信號的幅度，使調(diào)制信號的輸出具有不同的幅度。圖22 幅度調(diào)制信號(AM)設(shè)計(jì)模型至此建模完成。根據(jù)DDS的基本原理，利用FPGA的DSP開發(fā)工具DSP Builder建立如圖2所示的幅度調(diào)制信號模塊模型，產(chǎn)生幅度調(diào)制信號。(1+X 幅度調(diào)制信號的設(shè)計(jì)AM的調(diào)制原理是將要傳送的信息裝載到某一高頻(載波)信號上的過程，幅度調(diào)制是用調(diào)制信號去控制載波的振幅，使其隨調(diào)制信號線型變化，而保持載波的頻率不變。正弦ROM查找表完成／二(島)的查找表轉(zhuǎn)換，也就是相位到幅度的轉(zhuǎn)換。相位累加器的輸入是相位增量B凹，只要對相位的量化值進(jìn)行簡單的累加運(yùn)算，就可得到正弦信號的當(dāng)前值，而用于累加的相位增量量化值B腳決定信號的輸出頻率凡，并f呈線性關(guān)系B口=2 NDDS是以數(shù)控的方式產(chǎn)生頻率、相位和幅度可以控制的正弦波，如圖1所示為基本DDS結(jié)構(gòu)，由相伴位累加器、相位調(diào)制器、正弦ROM查找表、D／A構(gòu)成。在設(shè)計(jì)中采用DDS技術(shù)產(chǎn)生不同頻率的正弦波。 AM 調(diào)制器系統(tǒng)設(shè)計(jì)方案167。以此類推，畫出 AM 調(diào)制原理圖（圖 22） 。（4）simulink 的模型文件。（3）了解 simulink 庫管理器?？梢允褂?Windows 在外部建立，也可以使用 Matlab 命令來完成這些操作，例如在Matlab 主窗口中的命令窗口中輸入：cd e:/mkdir /myprj/sinwavecd /myprj/sinwave其中 e:/myprj/sinwave 是新建的文件夾，是用來為 Matlab 工作目錄的。（2）建立工作庫?？梢钥吹?，Matlab 的主窗口界面被分割成三個(gè)窗口：命令窗口、工作區(qū)、命令歷史記錄。 系統(tǒng)組成及實(shí)現(xiàn)功能167。其中的共陰極接法在設(shè)計(jì)中得以應(yīng)用，單片機(jī)信號通過移位寄存器 74HC164 輸出,8 位信號由三極管放大信號與數(shù)碼管的共陰極連接,控制數(shù)碼管的顯示。從 LED 顯示器的顯示原理可知，為了顯示字母數(shù)字，必須最終轉(zhuǎn)換成相應(yīng)段選碼。各段碼的對應(yīng)關(guān)系如下：表23 各段碼對應(yīng)關(guān)系段碼位 D0 D1 D2 D3 D4 D5 D6 D7顯示段 Dp C D E F A B G設(shè)計(jì)中用到的是動(dòng)態(tài)顯示。動(dòng)態(tài)顯示器因其硬件成本較低，而得到廣泛的應(yīng)用。所謂的動(dòng)態(tài)就是一位一位地輪流點(diǎn)亮各位顯示器，對每一位顯示器而言，每隔一段時(shí)間點(diǎn)亮一次，利用人的視覺留感達(dá)到顯示的目的。點(diǎn)亮LED 顯示器有靜態(tài)和動(dòng)態(tài)兩種方法。每段所需電流一般為5~15mA，實(shí)際電流視具體的 LED 數(shù)碼顯示器而定。當(dāng)二極管導(dǎo)通時(shí)相應(yīng)的一個(gè)點(diǎn)或一個(gè)筆劃發(fā)光，這樣就能顯示各種字符，常用的七段 LED 顯示器的結(jié)構(gòu)如圖 28 所示。LED 結(jié)構(gòu)與原理發(fā)光二極管顯示器是單片機(jī)應(yīng)用產(chǎn)品中常用的廉價(jià)輸出設(shè)備。尤其是在單片機(jī)系統(tǒng)中大量應(yīng)用。二、 顯示器是最常用的輸出設(shè)備。另一個(gè)則通過電阻直接與數(shù)碼管連接輸送顯示的數(shù)字，口控制 CLOCK 脈沖信號。當(dāng)A 、B有一個(gè)為高電平，則另一個(gè)就允許輸入數(shù)據(jù)，并在CLOCK上升沿作用下決定 QA的狀態(tài)。串行數(shù)據(jù)輸入端（A，B）可控制數(shù)據(jù)。 LED 數(shù)碼顯示電路一、數(shù)碼顯示的控制是用芯片74HC164來完成此功能的。設(shè)計(jì)中用到的 LM324 是一種比較常見的集成運(yùn)算放大器，它的兩個(gè)輸入端分別為同向輸入端和反向輸入端，這里的同向與反向是指運(yùn)放的輸入電壓與輸出電壓之間的相位關(guān)系，其內(nèi)部邏輯及外觀如圖 2－6 所示：1 234+ +++OUTPUT1INPUT11 2 3 4 5 6 789101121314INPUT1+ INPUT2INPUT2+INPUT3INPUT3+INPUT4INPUT4+OUTPUT2OUTPUT3OUTPUT4 GNDV+圖 24 LM324在設(shè)計(jì)中我們僅僅用到了 1 個(gè)運(yùn)算放大器，從單片機(jī)產(chǎn)生的數(shù)字信號通過D/A 轉(zhuǎn)換電路得到的模擬信號傳輸給 LM324，經(jīng)放大后從 1 口輸出。DAC0832 的輸出是電流型的。D0D7 數(shù)據(jù)輸入IOUT1,IOUT2 電流輸出線AGND 模擬信號地DGND 數(shù)字信號地RFB 反饋信號輸入操作原理內(nèi)部邏輯圖如圖 25 所示。WR2 DAC 寄存器寫選通信號，低電平有效。CS 輸入寄存器選擇信號，低電平有效。 DAC0832CSWR1AGNDI3D2I1D0VREFfbDGN VCILEWR2XFEDI45DI67 MSBIOUT21圖 21圖 22 DIP 封裝管腳定義如表 21 所示。單一電源供電（＋5V～＋15V） 。分辨率為 8 位；從 a 點(diǎn)輸出電壓為 0～5V，b 點(diǎn)輸出為＋5V 電壓。DAC0832 是微處理器兼容型 D/A 轉(zhuǎn)換器，可以充分利用微處理器的控制能力實(shí)現(xiàn)對 D/A 轉(zhuǎn)換的控制。電流輸出，建立時(shí)間 1uS，單電源+5V～+15VVref 輸入端電壓10V=Vref=+10，分辨率 8 位，功耗 20mW。DAC0832 是 8 位雙緩沖 D/A 轉(zhuǎn)換器。所以它的輸出必須接有實(shí)現(xiàn)從電流到電壓的轉(zhuǎn)換的運(yùn)放電路。 數(shù)模轉(zhuǎn)換電路及芯片 DAC083LM324數(shù)模轉(zhuǎn)換電路也是該系統(tǒng)的重要組成部分。這就是整個(gè) FPGA 部分的設(shè)計(jì)思想 [17]。每當(dāng)從串口接收到 7 個(gè)字節(jié)，就相當(dāng)于收到了一組新的波形指令。 軟件設(shè)計(jì)原理總圖以下圖 42 是 FPGA 部分軟件總原理框圖LocationPIN_222OptionValueVCCrsr INPUTLocationPIN_29OptionValueVCCm12 INPUTLocationPIN_21LocationPIN_41LocationPIN_128LocationPIN_132LocationPIN_133LocationPIN_134LocationPIN_135LocationPIN_136OptionValuedout[7..0]OUTPUTrstdin[7..0]r_readybo1[1..0]px3[8..0]pd1[2..0]fd2[6..0]changeinstrstn[8..0]clkdout[11..0]dizhiinst1address[11..0]clock q[7..0]fangboinst2clkn[2..0] dclkpinxuaninst5clkrx sig1q[7..0]rxd3inst6address[11..0]clock q[7..0]sanjiaoinst7sanjiao[7..0]zhengxuan[7..0]fabo[7..0]n[1..0]dout[7..0]xuan3_1inst8address[11..0]clock q[7..0]zhengxuaninst10GNDCycloneinclk0 frequency: MHzOperation Mode: NormalClk RatioPh (dg)DC (%)c0 12/25 inclk0 c0pll5_2inst3clk40 clk8fenpin160inst11din[7..0]clkfuzhi[6..0]dout[7..0]fuzhiinst13clk40 clk8fenpin3inst9L1[1..0]L2[11..0]L3[6..0]L1[1..0]L3[6..0]L2[11..0]圖