【正文】 。致 謝衷心感謝我的導師趙老師，他在的畢業(yè)設計過程提供了理論與硬件上的幫助，讓我受益匪淺，在做完畢業(yè)設計的同時也學到了很多書本上學不到的知識。[16]郁有文、常健、：西安電子科技大學出版社，2003：1146。[14] ，2008，40(1)：149152。[12] 張博、楊揚、190(1)：4548。[10] 周荷琴、：中國科技大學出版社，2008：5302。[8] ：北京航空航天大學出版社，2000：120247。[6] 趙新民、：哈爾濱工業(yè)大學出版社，2007：3693。[4] 李先允、：中國電力出版社，2007：1130。[2]張慰兮、王穎. ：南京大學出版社，2005：1200。同時可以進一步提高系統(tǒng)的人機界面，優(yōu)化系統(tǒng)的操作。同時系統(tǒng)的增益預置由于采用的DA位數(shù)有限，如果采用更高位數(shù)的DA系統(tǒng)的增益預置有望能無限接近線性。由于實驗室所用的信號源帶寬有限，所用不能準確測出系統(tǒng)截止頻率。經(jīng)過測試發(fā)現(xiàn)系統(tǒng)在80 dB時候雖然有些失真，但是如果能有效抑制系統(tǒng)高增益時的噪聲時，系統(tǒng)的高增益效果還是能較好的實現(xiàn)。測試性能總結從指標來看我們各方面的指標都達到或超過了本次課題的要求。但噪聲電平滿足題目要求。但高增益測試時（80dB），輸出噪聲達到 ，波形有些不理想?？垢蓴_措施考慮完備，利用屏蔽、數(shù)模隔離、電源隔離、濾波及去耦等措施和在PCB板設計使用閉路環(huán)等技術，有效減少了噪聲和干擾。其中輸入選用OPA642型運放構成跟隨器，提高了輸提高了輸入阻抗，低噪聲可變增益放大器AD603，低噪聲功率放大器OPA603和高速緩沖器BUF634搭配，設計方案論證充分，各級電路指標選擇、性能權衡理，系統(tǒng)的增益、帶寬等主要指標均達到課題的要求。表61 有效值為10mV正弦信號在60dB增益下放大信號0Hz10Hz100 Hz1kHz10 kHz100kHz1 MHz10MHz10mV V表62 0~60dB幅頻特性測試數(shù)據(jù)輸入信號/mV放大倍數(shù)/dB0 ~4MHz帶內增益起伏/dB0 ~9MHz帶內增益起伏/dB輸出噪聲/mV100101010201030104010501060第7章 總結與展望 總結本設計偏重于模擬電路處理，得到了很高的增益和較小的噪聲。頻帶測試：帶內增益起伏均小于 1dB，3dB截頻點誤差不超過 10%。測試結果輸入阻抗：根據(jù)本次課題電路，電路的輸入阻抗要大于50W。電源紋波測試：用高精度的萬用表進行測量，直流穩(wěn)壓電源的輸出電壓無偏差。測試方法及測試裝置測試條件：室溫25 攝氏度、工頻220V 交流電源；測試儀器：Tektronix TDS210 數(shù)字示波器 盛普 33120A 信號發(fā)生器 10MHZ UNIT 四位半數(shù)字式電壓表輸出噪聲測試 ：將輸入端對地短接，輸出接于示波器查看波形，在 40dB 的增益時，噪聲的峰峰值小于 300mV，滿足要求。經(jīng)過試驗發(fā)現(xiàn)將數(shù)字地與模擬地利用磁珠隔離，將單片機數(shù)字系統(tǒng)與模擬系統(tǒng)電源分開提供，防止數(shù)字系統(tǒng)的干擾進入模擬系統(tǒng)，提高系統(tǒng)的穩(wěn)定性。系統(tǒng)地線處理：設計中發(fā)現(xiàn)電路中經(jīng)常產(chǎn)生不可靠的因素，導致電容不穩(wěn)定。我們采用每隔1dB修正一次的方法，在短時間開發(fā)內可以達到要求。設計之初我們沒有注意到這個問題，在高增益放大時出現(xiàn)了較明顯的失真，由于AD603本身沒有設置調零控制端，所以只能在 AD603 之前再加一級直流偏移調零電路。當后級增益較大時，放大后的回波信號直流電位會大大偏離零點，導致輸出信號波形的上半周或下半周被削去一部分，產(chǎn)生嚴重的非線性失真。最終經(jīng)過試驗發(fā)現(xiàn)在兩級之間加入一級 AD818 的濾波器電路作隔離，可以消除自激問題。最終經(jīng)過試驗發(fā)現(xiàn)。 電路設計中遇到的問題及解決方案在本課題中電路越到了一些問題，經(jīng)過認真實踐過找出了切實可行的解決方案單片機MSP430在和鍵盤管理芯片ZLG7290連接造成I2C總線信號不穩(wěn)定問題：在設計中發(fā)現(xiàn)單片機在和ZLG7290的連接過程中，時常會發(fā)現(xiàn)I2C總線信號傳輸會受到干擾。在功率級，此法可以有效地避免高頻輻射；所有信號耦合用電解電容兩端并接高頻瓷片電容以避免高頻增益下降；使用同軸電纜，輸入級和輸出級使用BNC接頭，輸入級和功率級之間用同軸電纜連接。在輸入級，將整個運放用較粗的地線包圍，可吸收高頻信號減少噪聲。我們采用下述方法減少干擾， 避免自激：電源隔離，各級供電采用電感隔離，輸入級和功率輸出級采用隔離供電，各部分電源通過電感隔離， 輸入級電源靠近屏蔽盒就近接上1000μF電解電容，電路中用到的去耦電容和濾波電容盡量用鉭電容配合高頻瓷片電容，通過這種方法可避免低頻自激 ；由于實驗室電腦和儀器使用開關電源，電磁噪聲很大，會對電路產(chǎn)生很強的電磁干擾。在單片機編程時先把C0H賦給SBUF寄存器，然后再賦FFH。MSP430F169單片機數(shù)據(jù)串行輸出采用方式 0 ，RXD端輸出數(shù)據(jù) ， TXD端輸出移位脈沖。由于 MAX539是以16位塊的形式輸入數(shù)字量，而SPI和Microwire接口輸出數(shù)據(jù)是以8位塊的形式傳輸，因此需要 2個寫周期將數(shù)據(jù)送入DAC，而QSPI接口允許可變數(shù)據(jù)輸入(8位～16位) ，故能在一個寫周期內將數(shù)字量裝入DAC。然后進入的是待轉換數(shù)字量的最高位(D11位) ，其次是次高位 ，接著數(shù)字量順次進入，最后進入的是最低位(D0位)。圖515 MAX539的接口時序圖當CS為低電平時，DIN在 SCLK時鐘信號的控制下，16位數(shù)據(jù)在SCLK的上升沿送入串行移位寄存器。這16位串行數(shù)據(jù)可隨串行時鐘進入DAC。MAX539 采用的三線串行接口可與SPITM、QSPITM、MicrowireT M接口標準相兼容。圖514 按位下載數(shù)據(jù)且譯碼指令其中A3 ~A0為顯示緩存編號（范圍為：0000B~ 0111B，對應DpRam0~DpRam7，無效的編號不會產(chǎn)生任何作用），DP=1時點亮該位小數(shù)點，F(xiàn)lash=1時該位閃爍顯示，F(xiàn)lash=0 時該位正常顯示，D4~D0為要顯示的數(shù)據(jù)，按以下表規(guī)則進行譯碼。圖513 寄存器位尋址指令當On =1 時，第S（S2~S0）位置1；當On =0時，第S位清0。執(zhí)行指令01000001B后，DpRamB~DpRam0=“216543”，“3”閃爍。與循環(huán)左移指令類似，只是移動方向相反。“4”閃爍，高兩位無顯示。例：DpRamB~DpRam0=“87654321”其中“4”閃爍，ScanNum =5（“87”不顯示）。(3) 循環(huán)左移指令如圖511所示。執(zhí)行指令 00100001B后，DpRamB~DpRam0=“6543”。圖510 右移指令與左移指令類似，只是移動方向為自左向右，移動后，左邊N位（（N3~N0 ）+1）無顯示。執(zhí)行指令00010001B后，DpRamB DpRam0= “4321”。圖59 左移指令該指令使與ScanNum相對應的顯示數(shù)據(jù)和顯示屬性（閃爍）自右向左移動 N 位（（N3~N0）+1）移動后，右邊N位無顯示，與ScanNum不相關的顯示數(shù)據(jù)和顯示屬性則不受影響。一個完整的指令須在一個I2C幀中(起始信號和結束信號間)連續(xù)傳輸?shù)矫罹彌_區(qū)(CmdBuf0~CmdBuf1)中，否則會引起錯誤。如實現(xiàn)寄存器的位操作，對顯示緩存循環(huán)，移位，對操作數(shù)譯碼等操作。 ZLG7290提供兩種控制方式：寄存器映象控制和命令解釋控制，寄存器映象控制是指直接訪問底層寄存器(除通信緩沖區(qū)外的寄存器)實現(xiàn)基本控制功能，請參考寄存器詳解部分。復位值00H ~00H。FunctionKey對應位的值=0表示對應功能鍵被壓按( ~~S57)。用于區(qū)別出單擊鍵或連擊鍵，判斷連擊次數(shù)可以檢測被按時間。連擊次數(shù)計數(shù)器(RepeatCnt)地址02H，復位值00H。Key表示被壓按鍵的鍵值。有效的按鍵動作消失后或讀Key后， KeyAvi 位自動清0。芯片功能寄存器如下：統(tǒng)寄存器保存ZLG7290系統(tǒng)狀態(tài)，可對系統(tǒng)運行狀態(tài)進行配置。ZLG7290 的從地址(slave address)為 70H(01110000B)。在這種傳輸中，可能有不同的讀寫格式結合。0表示發(fā)送，寫1表示請求數(shù)據(jù)讀數(shù)據(jù)傳輸一般由主機產(chǎn)生的停止位P終止。在起始條件S后，發(fā)送了一個從機地址。這個情況用從機在第一個字節(jié)后沒有產(chǎn)生響應來表示，機使數(shù)據(jù)線保持高電平，主機產(chǎn)生一個停止或重復起始條件，時序如圖57所示。主機然后產(chǎn)生一個停止條件終止傳輸或者產(chǎn)生重復起始條件開始新的傳輸。當然，必須考慮建立和保持時間。圖56 起始和終止條件數(shù)據(jù)傳輸必須帶響應，相關的響應時鐘脈沖由主機產(chǎn)生在響應的時鐘脈沖期間，發(fā)送器釋放SDA線(高)。如果連接到總線的器件合并了必要的接口硬件 那么用它們檢測起始和停止條件十分簡便。此時的起始條件S和重復起始 Sr 條件在功能上是一樣的。 總線在起始條件后被認為處于忙的狀態(tài)，在停止條件的某段時間后總線被認為再次處于空閑狀態(tài)。其中一種情況是在SCL線是高電平時SDA線從高電平向低電平切換這個情況表示起始條件。穩(wěn)壓管VS是為了防止外部高電壓損壞CPU的I2C總線輸出端的內部電路。因為CPU的I2C總線輸出端口內部電路形式為集電極開路（或漏極開路）形式，所以在CPU的I2C總線輸出端必須通過上拉電阻R接+5V電源，為CPU的I2C總線輸出端口的內部電路供電。I2C在硬件上有直接式和隔離式，本課題所用的I2C總線采用直接式。而存儲器則既可以接收又可以發(fā)送數(shù)據(jù)，除了發(fā)送器和接收器外，器件在執(zhí)行數(shù)據(jù)傳輸時也可以被看作是主機或從機。每個器件都有一個唯一的地址識別，無論是微控制器LCD驅動器、存儲器或鍵盤接口。C語言中用到總線操作必須添加頭文件“”，可使用取字模軟件將字符或圖片轉為一系列二進制數(shù)據(jù)。所謂的兩種方法差別正在設置的起始頁地址和Y地址的不同。如圖54所示。（4）清屏（向DDRAM所有地址寫0）顯示一幅新圖片前必須清屏，否則之前顯示的數(shù)據(jù)仍存在于液晶上?？砂蠢ㄌ杻鹊臄?shù)據(jù)進行初始化。讀數(shù)據(jù)到data ，data=RD1或者data=RD2。下面簡單介紹程序編寫的流程（1）定義所有總線地址define WI1 XBYTE[0xF4FF] //向左半屏寫命令 define WD1 XBYTE[0xF5FF] //向左半屏寫數(shù)據(jù)define RI1 XBYTE[0xF6FF] //讀左半屏命令define RD1 XBYTE[0xF7FF] //讀左半屏數(shù)據(jù)define WI2 XBYTE[0xF8FF] //向右半屏寫命令define WD2 XBYTE[0xF9FF] //向右半屏寫數(shù)據(jù)define RI2 XBYTE[0xFAFF] //讀右半屏命令define RD2 XBYTE[0xFBFF] //讀右半屏數(shù)據(jù)（2）編寫底層程序（查忙，寫數(shù)據(jù)，讀數(shù)據(jù)）查忙（讀BF標志即DB7總線，亦即讀命令)BF=1表示模塊在內部操作,此時模塊不接受外部指令和數(shù)據(jù)； BF=0時模塊為準備狀態(tài),隨時可接受外部指令和數(shù)據(jù)；b=RI1 或者 b=RI2，觀察b中最高位是否為0，否則忙。如向左半屏寫數(shù)據(jù)0xFF：WD1=0xFF。即0xF5FF。電路設計液晶部分圖412例，A11~A8對應CSCSR/W、RS，未用的地址線為高。例如點亮128*64的屏中（20，30）