【正文】 圖 512 循環(huán) 右移指令 例 ： DpRamB~DpRam0= “ 87654321” 其中 “ 3” 閃爍 ， ScanNu。 (4) 循環(huán)右移指令 如圖 512 所示。 執(zhí)行指令 00110001B 后 ， DpRamB~DpRam0=“ 432165” 。 圖 511 循環(huán)左移 指令 與左移指令類似 ， 不同的是在每移動(dòng)一位后 原最左位的顯 示數(shù)據(jù)和屬性轉(zhuǎn)移到最右位 ?！?3” 閃爍 ， 高四位無(wú)顯示 。 例 ： DpRamB~DpRam0=“ 87654321” 其中 “ 3” 閃爍 ， ScanNum =5（“ 87” 不顯示 ） ?！?4” 閃爍 ， 高 兩位和低兩位無(wú)顯示 (2) 右移指令 如圖 510 所示。 例 ： DpRamB~DpRam0=“ 87654321” 其中 “ 4” 閃爍 ScanNum= 5（“ 87” 不顯示 ） 。 設(shè)計(jì)用到的指令如下 ： (1) 左移指令 如圖 59 所示。一個(gè)有效的指令由一字節(jié)操作碼和數(shù)個(gè)操作數(shù)組成，只有操作碼的指令稱為純指令，帶操作數(shù)的指令稱為復(fù)合指令。命令解釋控制是指通過(guò)解釋命令緩沖區(qū) (CmdBuf0~CmdBuf1)中的指令，間接訪問底層寄存器實(shí)現(xiàn)擴(kuò)展控制功能。 用于傳輸指令 。 命令緩沖區(qū) (CmdBuf0 ~CmdBuf1)地址 07H~ 08H。 功能鍵寄存器 (FunctionKey)地址 03H， 復(fù)位值 0FFH。 RepeatCnt=0 時(shí) ， 表示單擊鍵RepeatCnt 大于 0 時(shí) ， 表示鍵的連擊次數(shù) 。 當(dāng) Key=0時(shí) ， 表示沒有鍵被壓按 下。 鍵值寄存器 (Key)地址 ： 01H， 復(fù)位值 00H。 功能分位描述如下 ： KeyAvi ()置 1 時(shí)表示有效的按鍵動(dòng)作 (通鍵的單擊 ， 連擊和功能鍵狀態(tài)變化 )， /INT 引腳信號(hào)有效 (變?yōu)榈碗娖?)； 清 0 表示無(wú)按鍵動(dòng)作 /INT 引腳信號(hào)無(wú)效 (變?yōu)楦咦钁B(tài) )。系統(tǒng)寄存器 (StemReg)地址為 00H，位值 11110000B。 圖 58 I2C 總線完整數(shù)據(jù)傳輸時(shí)序圖 ZLG7290 軟件設(shè)計(jì) ZLG7290 的 I2C 接口傳輸速率可達(dá) 32kbit/s 容易與處理器接口，并提供鍵盤中斷信號(hào) 提高主處理器時(shí)間效率。但是如果主機(jī)仍希望在總線上通訊，它可以產(chǎn)生重復(fù)起始條件 Sr 和尋址另一個(gè)從機(jī) ， 而不是首先產(chǎn)生一個(gè)停止條件 。這個(gè)地址共有 7 位緊接著的第 8 位是數(shù)據(jù)方向位 R/W。 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 30 圖 57 I2C 總線響應(yīng) 數(shù)據(jù)的傳輸遵循圖 58 所示的格式。如果從機(jī)接收器響應(yīng)了從機(jī)地址但是在傳輸了一段時(shí)間后不能接收更多數(shù)據(jù)字節(jié)，主機(jī)必須再一次終止傳輸。當(dāng)從機(jī)不能響應(yīng)從機(jī)地址時(shí)（例如它正在執(zhí)行一些實(shí)時(shí)函數(shù)不能接收或發(fā)送 ）從機(jī)必須使數(shù)據(jù)線保持高電平。在響應(yīng)的時(shí)鐘脈沖期間，接收器必須將 SDA 線拉低，使它在這個(gè)時(shí)鐘脈沖的高電平期間保持穩(wěn)定的低。 但是沒有這種接口的微控制器在每個(gè)時(shí)鐘周期至少要采樣 SDA 線兩次來(lái)判別有沒有發(fā)生電平切換 。 符號(hào) S 將作為一個(gè)通用的術(shù)語(yǔ)既表示起始條 件又表示重復(fù)起始條件 。 如果產(chǎn)生重復(fù)起始 Sr 條件而不產(chǎn)生停止條件 ， 總線會(huì)一直處于忙的狀態(tài) 。 當(dāng) SCL 是高電平時(shí) SDA 線由低電平向高電平切換表示停止條件起始和停止條件一般由主機(jī)產(chǎn)生 。 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 29 圖 55 直接式 I2C 總線原理圖 在 I2C 總線中 ， 唯一出現(xiàn)的是被定義為起始 S 和停止 P 條件見圖 56 的情況 。圖中的電阻 R 為隔離電阻， C 為抗干擾電容，主要是為了提高 I2C 總線上數(shù)據(jù)傳輸?shù)目煽啃裕乐拐`動(dòng)作進(jìn)人維修狀態(tài)和防止由于外部干擾信號(hào)改變 I2C 總線數(shù)據(jù)。 直接式 I2C 總線是指被控集成電路直接或通過(guò)電阻掛在 I2C 總線上，其電路工作原理圖如圖 55 所示。 主機(jī)是初始化總線的數(shù)據(jù)傳輸并產(chǎn)生允許傳輸?shù)臅r(shí)鐘信號(hào)的器件此時(shí)任何被尋址的器件都被認(rèn)為是從機(jī)。 而且都可以作為一個(gè)發(fā)送器或接收器 ， 由器件的功能決定很明顯 LCD 驅(qū)動(dòng)器只是一個(gè)接收器 。 鍵盤管理模塊軟件設(shè)計(jì) I2C 總線軟件設(shè)計(jì) I2C 總線支持任何 IC 生產(chǎn)過(guò)程 (NMOS、 CMOSC、 雙極 性 )兩線――串行數(shù)據(jù) SDA和串行時(shí)鐘 SCL 線在連接到總線的器件間傳遞信息 。 12864 點(diǎn)陣型液晶對(duì)應(yīng)的 DDRAM 有 1024 個(gè)地址，無(wú)論是顯示字符還是圖片，靈活設(shè)置起始頁(yè)地址和 Y 地址，可以達(dá)到想要的結(jié)果。 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 28 圖 54 顯示漢字所占的 DDRAM （ 7）顯示一張圖 片 對(duì)于圖片，必然從第 0 頁(yè)第 0 列開始，可以一頁(yè)一頁(yè)（不分左右屏）顯示，也可以先寫左半屏后寫右半屏。 （ 5）指定位置顯示一個(gè) ASCII 碼 ① 首先將起始頁(yè)地址和起始 Y 地址設(shè)置好，寫入 ASCII 碼的上半部分（ 8 個(gè)字節(jié)數(shù)據(jù)） ② 重新設(shè)置起始頁(yè)地址和起始 Y 地址，寫入 ASCII 碼的下半部分（另 8 個(gè)字節(jié)數(shù)據(jù)） （ 6） 指定位置顯示漢字 同顯示 ASCII 碼基本相似，只是上下部分分別有 16 個(gè)字節(jié)數(shù)據(jù)需要寫入 DDRAM。具體可查閱 12864的 PDF 資料。 注意：無(wú)論是寫數(shù)據(jù)還是讀數(shù)據(jù)一定要先查忙（對(duì)左右半屏讀命令），只有在 BF=0 時(shí)才能對(duì) LCD 進(jìn)行操作 （ 3） LCD 初始化 包含開顯示（ 0x3F），起始行（ 0xC0)，設(shè)置起始頁(yè)地址（ 0xB8）和 Y 地址（ 0x40），即分別向 LCD 的左右半屏寫命令。 寫數(shù)據(jù) a， WD1=a 或者 WD2=a。 讀左半屏數(shù)據(jù)： data=RD1（ data 存儲(chǔ)讀取到的數(shù)據(jù) ）。 C 文件中定義如下： define WD1 XBYTE[0xF5FF]， 定義了總線地址后，對(duì)外部地址的操作變得非常簡(jiǎn)單 。則當(dāng)向 12864 的左半屏（ CS1=1,CS2=0）寫（ R/W=0）數(shù)據(jù)（ RS=1）時(shí)，總線地址為 0x1111010111111111。 當(dāng)然 程序的編寫與硬件是分不開的。因此存儲(chǔ)單元地址包括頁(yè)地址（ Xpage， 0~7）和列地址（ Yaddress， 0~63）。（需要注意：二進(jìn)制的高低有 效位順序與行號(hào)對(duì)應(yīng)關(guān)系因不同商家而不同）存放一個(gè)顯示塊的 RAM 區(qū)稱為存儲(chǔ)頁(yè)。 圖 53 液晶顯示地址 為了使液晶點(diǎn)位置信息與存儲(chǔ)地址的對(duì)應(yīng)關(guān)系更直觀關(guān)，將 64*64 液晶屏從上至下8 等分為 8 個(gè)顯示塊，每塊包括 8 行 *64 列個(gè)點(diǎn)陣。 顯示時(shí)通過(guò)向指定顯示位置對(duì)應(yīng)的 DDRAM 中寫數(shù)據(jù)來(lái)顯示字符。 512*8 bits RAM 中某個(gè)存儲(chǔ)單元的地址由頁(yè)地址（ Xpage， 0~7）和列地址（ Yaddress，0~63）確定。單片機(jī)先根據(jù) 鍵盤的按鍵判斷是選擇是設(shè)定增益還是帶寬鍵，然后根據(jù)輸入的數(shù)字顯示在液晶顯示屏上， 同時(shí)確定設(shè)定值后給出相應(yīng)的控制信號(hào) ，軟件流程圖如圖 52 所示 。 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 24 圖 416 系統(tǒng)供電穩(wěn)壓電源電路 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 25 第 5 章 系統(tǒng)的軟件設(shè)計(jì) 系統(tǒng)總體軟件設(shè) 計(jì) 本課題 采用 MSP430F169 作為系統(tǒng)微處理器，系統(tǒng) 軟件 功能 框 圖如圖 51 所示 。 為了保護(hù)電源由于輸出電流過(guò)高而被燒壞，在變壓器和整流電路的中間加上規(guī)格為 3A 的保險(xiǎn)絲。在數(shù)字電源端口和模擬電源端口之間經(jīng)過(guò)電感隔離后，還經(jīng)過(guò)電容隔離，從而提高系統(tǒng)的穩(wěn)定。 15V 直流電壓。在經(jīng)過(guò)三端集成穩(wěn)壓器 (7805， 7905， 7815， 7915)整出穩(wěn)定 177。例如本課題 信號(hào)有效值在 10mV， 如果電源的紋波有 1 mV， 在增益為 60dB 時(shí)即放大 1000倍，會(huì) 造成 1V 的失調(diào)電壓，從而導(dǎo)致信號(hào)的失真。 15V 直流電壓，作為系統(tǒng)的供電電壓 。 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 23 圖 415 鍵盤管理芯片 ZLG7290 電路圖 穩(wěn)壓電源 電路 由于設(shè)計(jì)要求自制穩(wěn)壓電源，從 220V 交流電要得到177。 經(jīng)過(guò)實(shí)際應(yīng)用發(fā)現(xiàn) ZLG7290 的電源要接 ，不然會(huì)給單片機(jī)帶來(lái)不穩(wěn)定因素。晶振通常取值 8MHz，調(diào)節(jié)電容 C3 和 C4 通常取值在 10pF 左右。為了使電源更加穩(wěn)定，一般要在 Vcc 到 GND 之間接入 47～ 470uF 的電解電容 C30。 ZLG7290 的 I2C總線通信接口主要由 3 個(gè)引腳構(gòu)成： SDA、 SCL 和 INT，引腳接口如圖 414 所示。 ZLG7290 的 I2C 接口傳輸速率可達(dá) 32kbit/s 容易與處理器接口并提供鍵盤中斷信號(hào) 提高主處理器時(shí)間效率。 SCL 為其與微機(jī)的時(shí)鐘接口而 SDA 為其與微機(jī)的數(shù)據(jù)接口。ZLG7290 的從地址為 70H，器件內(nèi)部通過(guò) I2C 總線訪問的寄存器地址范圍為 00H~17H，任一寄存器都可按字節(jié)直接讀寫，并支持自動(dòng)增址功能和地址翻轉(zhuǎn)功能。另外 ZLG7290B 內(nèi)部還設(shè)置有連擊計(jì)數(shù)器，能夠使某鍵按下后不松手而連續(xù)有效。 能夠直接驅(qū)動(dòng) 8 位共陰 數(shù)碼管（或 64 只獨(dú)立的 LED） ，同時(shí)還可以掃描管理多達(dá) 64 只按鍵。考慮上述因素決定采用成熟的鍵 盤接口芯片， 經(jīng)過(guò)查找最終選用 鍵盤接口管理芯片 ZLG7290 作為鍵盤和單片機(jī)中間級(jí)，大大節(jié)省了單片機(jī)接口資源。 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 21 圖 412 液晶接口電路 鍵盤接口電路 系統(tǒng)為方便輸入輸出，才用 4*4 的陣列式鍵盤作為 本課題 的輸入設(shè)置端口。液晶接口連接圖如圖 412 所示，通過(guò)調(diào)節(jié) 滑動(dòng)電位器 R1 可以調(diào)節(jié)液晶屏的亮度，從而選擇適宜的亮度來(lái)進(jìn)行顯示。 該液晶采用 8 位數(shù)據(jù)口， 2 組電源和地控制， 5 位命令控制端口和 3 位液晶屏亮度控制接口共 20 個(gè)接口端。左右半屏驅(qū)動(dòng)電路及存儲(chǔ)器分別由片選信號(hào) CS1和 CS2 選擇。圖形或漢字的點(diǎn)陣信息當(dāng)然由自 己設(shè)計(jì)，問題的關(guān)鍵就是顯示點(diǎn)在液晶屏上的位置（行和列）與其在存儲(chǔ)器中的地址之間的關(guān)系。存儲(chǔ)這些點(diǎn)陣信息的 RAM 稱為顯示數(shù)據(jù)存儲(chǔ)器。 該液晶 12864 點(diǎn)陣液晶顯示模塊就是由 128*64 個(gè)液晶顯示點(diǎn)組成的一個(gè) 128 列 *64 行的陣列。 最終選用一片 OPA603 和 2 片 BUF634 搭配從而能較好滿足題設(shè)的要 求，最終設(shè)計(jì)電路如 圖 411 所示 圖中 OPA642 提供 16 dB 的電壓增益，通過(guò)和 BUF634 的搭配，提供至少 300mA 的電流輸出。 ~18V 電壓下供電正常工作。 BUF634 是超寬帶高壓高速緩沖器 ， 內(nèi)部原理圖如圖 410 所示 。設(shè)計(jì)要求能帶動(dòng) 50?的負(fù)載，并且 最大輸出電壓正弦波有效值 ≥10V，這就要求最大電流為 300 mA。 圖 49 OPA603 內(nèi)部原理圖 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 19 能在 177。2） ?，在通頻帶內(nèi)的起伏控制在 1 dB 以內(nèi)，且最高頻率能達(dá)到 10MHz。通過(guò)單片機(jī)給信號(hào)控制一組繼電器來(lái)實(shí)現(xiàn)系統(tǒng)的的 帶寬的變化，電路設(shè)計(jì)如圖 48 所示。而當(dāng)系統(tǒng)的截止頻率為 5MHz 時(shí) R=R1=R2=?， C=C1=C2=15pF。 設(shè)計(jì)要求截止頻率為 10MHz 和 5MHz。 Q 點(diǎn)決定電路幅頻特性曲線的穩(wěn)定度。 電路的截止頻率 f=1/2πRC ，電路的增益 K=31/Q=1+R4/R3。避免了一般濾波電路中兩個(gè)參數(shù)互相影響，造成電路設(shè)計(jì)的困難。 經(jīng)過(guò)比較，選擇二階有源巴特沃斯濾波器作為 本課題 濾波器，經(jīng)典濾波電路如圖 47 所示 。 圖 46 MAX539 產(chǎn)生控制電壓電路 濾波電路設(shè)計(jì) 設(shè)計(jì)要求 放大器的帶寬 在 5MHz、 10MHz 兩點(diǎn)可預(yù)置并顯示。 表 41 MAX539 輸入數(shù)字量和輸入電壓值的關(guān)系 輸入數(shù)字量 輸出電壓值 1111 1111 1111 +2(VREFIN)*4095/4096 1000 0000 0001 +2(VREFIN)*2049/4096 1000 0000 0000 +2(VREFIN)*2048/4096=+VREFIN 0111 1111 1111 +2(VREFIN)*2047/4096 0000 0000 0001 +2(VREFIN)*1/4096 0000 0000 0000 0 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 17 而控制電壓由 MAX539 產(chǎn)生，在 MAX539 的基準(zhǔn)電壓腳接 2V電壓這樣在 0~1V 之間便有 1024 個(gè)檔位，實(shí)現(xiàn) 60/1024= dB 的步進(jìn)，完全滿足設(shè)計(jì)中的要求 。 圖 45 MAX539 內(nèi)部電路圖 MAX539 采用單極性輸出 ， 輸出電壓范圍為 0V～ 2VREFI N， VREFI N 不能大于 VDD 2V， 當(dāng)輸入為 FFFH 時(shí) ， 輸出電壓為 (2VREFI N 4095) / 4096 ， 當(dāng)