【正文】 開始，可以一頁一頁（不分左右屏）顯示，也可以先寫左半屏后寫右半屏。具體可查閱 12864的 PDF 資料。 寫數(shù)據(jù) a， WD1=a 或者 WD2=a。 C 文件中定義如下： define WD1 XBYTE[0xF5FF]， 定義了總線地址后，對(duì)外部地址的操作變得非常簡單 。 當(dāng)然 程序的編寫與硬件是分不開的。（需要注意：二進(jìn)制的高低有 效位順序與行號(hào)對(duì)應(yīng)關(guān)系因不同商家而不同）存放一個(gè)顯示塊的 RAM 區(qū)稱為存儲(chǔ)頁。 顯示時(shí)通過向指定顯示位置對(duì)應(yīng)的 DDRAM 中寫數(shù)據(jù)來顯示字符。單片機(jī)先根據(jù) 鍵盤的按鍵判斷是選擇是設(shè)定增益還是帶寬鍵，然后根據(jù)輸入的數(shù)字顯示在液晶顯示屏上， 同時(shí)確定設(shè)定值后給出相應(yīng)的控制信號(hào) ，軟件流程圖如圖 52 所示 。 為了保護(hù)電源由于輸出電流過高而被燒壞，在變壓器和整流電路的中間加上規(guī)格為 3A 的保險(xiǎn)絲。 15V 直流電壓。例如本課題 信號(hào)有效值在 10mV， 如果電源的紋波有 1 mV， 在增益為 60dB 時(shí)即放大 1000倍，會(huì) 造成 1V 的失調(diào)電壓，從而導(dǎo)致信號(hào)的失真。 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 23 圖 415 鍵盤管理芯片 ZLG7290 電路圖 穩(wěn)壓電源 電路 由于設(shè)計(jì)要求自制穩(wěn)壓電源，從 220V 交流電要得到177。晶振通常取值 8MHz，調(diào)節(jié)電容 C3 和 C4 通常取值在 10pF 左右。 ZLG7290 的 I2C總線通信接口主要由 3 個(gè)引腳構(gòu)成： SDA、 SCL 和 INT，引腳接口如圖 414 所示。 SCL 為其與微機(jī)的時(shí)鐘接口而 SDA 為其與微機(jī)的數(shù)據(jù)接口。另外 ZLG7290B 內(nèi)部還設(shè)置有連擊計(jì)數(shù)器，能夠使某鍵按下后不松手而連續(xù)有效。考慮上述因素決定采用成熟的鍵 盤接口芯片， 經(jīng)過查找最終選用 鍵盤接口管理芯片 ZLG7290 作為鍵盤和單片機(jī)中間級(jí)，大大節(jié)省了單片機(jī)接口資源。液晶接口連接圖如圖 412 所示，通過調(diào)節(jié) 滑動(dòng)電位器 R1 可以調(diào)節(jié)液晶屏的亮度，從而選擇適宜的亮度來進(jìn)行顯示。左右半屏驅(qū)動(dòng)電路及存儲(chǔ)器分別由片選信號(hào) CS1和 CS2 選擇。存儲(chǔ)這些點(diǎn)陣信息的 RAM 稱為顯示數(shù)據(jù)存儲(chǔ)器。 最終選用一片 OPA603 和 2 片 BUF634 搭配從而能較好滿足題設(shè)的要 求，最終設(shè)計(jì)電路如 圖 411 所示 圖中 OPA642 提供 16 dB 的電壓增益，通過和 BUF634 的搭配，提供至少 300mA 的電流輸出。 BUF634 是超寬帶高壓高速緩沖器 ， 內(nèi)部原理圖如圖 410 所示 。 圖 49 OPA603 內(nèi)部原理圖 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 19 能在 177。通過單片機(jī)給信號(hào)控制一組繼電器來實(shí)現(xiàn)系統(tǒng)的的 帶寬的變化，電路設(shè)計(jì)如圖 48 所示。 設(shè)計(jì)要求截止頻率為 10MHz 和 5MHz。 電路的截止頻率 f=1/2πRC ，電路的增益 K=31/Q=1+R4/R3。 經(jīng)過比較，選擇二階有源巴特沃斯濾波器作為 本課題 濾波器，經(jīng)典濾波電路如圖 47 所示 。 表 41 MAX539 輸入數(shù)字量和輸入電壓值的關(guān)系 輸入數(shù)字量 輸出電壓值 1111 1111 1111 +2(VREFIN)*4095/4096 1000 0000 0001 +2(VREFIN)*2049/4096 1000 0000 0000 +2(VREFIN)*2048/4096=+VREFIN 0111 1111 1111 +2(VREFIN)*2047/4096 0000 0000 0001 +2(VREFIN)*1/4096 0000 0000 0000 0 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 17 而控制電壓由 MAX539 產(chǎn)生，在 MAX539 的基準(zhǔn)電壓腳接 2V電壓這樣在 0~1V 之間便有 1024 個(gè)檔位，實(shí)現(xiàn) 60/1024= dB 的步進(jìn)，完全滿足設(shè)計(jì)中的要求 。推薦使用的基準(zhǔn)電壓源為 MAXIM 公司的 MAX873A。 MAX539的輸出緩沖放大器是單 位增益穩(wěn)定的 BICMOS 運(yùn)算放大器 ， 輸出緩沖放大器的輸出具有短路電流保護(hù)功能 ， 能驅(qū)動(dòng) 2kΩ和 100pF 的負(fù)載。 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 16 MAX539 的 內(nèi)部電路 圖如圖 45 所示。 圖 44 程控放大器 AD603 電路 控制電壓產(chǎn)生電路 由于要產(chǎn)生精確地控制的電壓，通過比較選用 MAX539 作為 本課題 的 DA 芯片。 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 15 圖 43 AD603 增益與控制電壓曲線 根據(jù) 本課題 要求，選用 AD603 的模式一 將 VOUT 與 FDBK 短路 ，即此時(shí) AD603的增益為 ~+ dB。當(dāng) REXT= 千歐時(shí)，增益范圍為 1~+41dB。 圖 42 AD603 內(nèi)部原理圖 當(dāng) VOUT 和 FDBK 兩管腳的連接不同時(shí) ， 有三種模式可供選擇。圖中加在梯型網(wǎng)絡(luò)輸入端 (V INP) 的信號(hào)經(jīng)衰減后 ， 由固定增益放大器輸出 ， 衰減量是由加在增益控制接口的電壓決定。 5V供電，在作為增益為 1 的電壓跟隨器是其貸款可以達(dá)到 400 MHz 超低噪聲，噪聲為 Hz ，在正弦信號(hào)有效值為 10mV 時(shí)引入噪聲量小于 1%，可以忽略不計(jì)。 并且盡量減少 信號(hào) 走線長度來減小寄生效應(yīng)的影響。 (a)5MHz 截止頻率的巴特沃斯濾波器 (b)10 MHz截止頻率的巴特沃斯濾波器 圖 33 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 12 放大器穩(wěn)定性分析 對(duì)于放大器的穩(wěn)定性分析，我們主要考慮三個(gè)方面的問題： 由于采用三級(jí)放大器級(jí)聯(lián)的方式，為了減少高頻自激和消振困難，在相鄰的放大器之間加入電壓跟隨器作隔離； 同時(shí)， 為了消除內(nèi)阻引起的寄生震蕩，還要在運(yùn)放電源端就近接去耦電容。影響相位線性度 的最重 因素是濾波網(wǎng)絡(luò)的相頻特性。 線性相位分析與計(jì)算 如果一個(gè)頻率為ω 的正弦信號(hào)通過系統(tǒng)后，它的相位落后 ?，則該信號(hào)被延遲了 ? /ω的時(shí)間。為了避免電阻熱噪聲， 我們?cè)谙到y(tǒng)中應(yīng)用低噪聲電阻作為反饋回路的電阻，在不影響放大器頻率響應(yīng)的前提下使用阻值較低的電阻作為反饋電阻，電阻熱噪聲可利用 en= 4kTR f? 公式計(jì)算。因此對(duì) OPA603 也要進(jìn)行調(diào)零。 圖 32 OPA603 幅頻響應(yīng) 抑制零點(diǎn)漂移分析 我們?cè)O(shè)計(jì)使用了高質(zhì)量的穩(wěn)壓直流電源和部分經(jīng)過老化實(shí)驗(yàn)的元件，可大大減小由 此而產(chǎn)生的漂移。 直流 電源的 供電的穩(wěn)定性也會(huì)對(duì)各級(jí)放大產(chǎn)生影響。 但是實(shí)際過程中兩邊 AD603 級(jí)聯(lián)在增益過大時(shí)會(huì)產(chǎn)生共激震蕩，造成 整個(gè)電路不穩(wěn)定。 濾波器的帶內(nèi)增益起伏受到濾波器 Q 點(diǎn)選取而變化， 巴特沃斯 濾波器通帶內(nèi)比較平坦，在 Q 點(diǎn)選 時(shí)，通帶內(nèi)增益起伏可以控制在 dB 以下。 圖 31 總體電路 框 圖 輸入級(jí) OPA642 末級(jí)功率放大 OPA 603 程控電壓放大器 AD603 有源濾波器 AD811 程控電壓放大器 AD603 單片機(jī)控制 DA電壓輸出 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 10 通頻帶內(nèi)增益起伏控制分析 系統(tǒng)通頻帶內(nèi)的增益起伏同時(shí)受 到 濾波器和各級(jí)運(yùn)算放大器的帶內(nèi)增益平坦度的影響。增益為 倍即 4dB。只要用一組 2 路繼電器就可以切換，所以實(shí)現(xiàn)較容易，最終選定方案二。 方案二 ： 使用高頻運(yùn)放構(gòu)建濾波電路，根據(jù)設(shè)計(jì)中要求的截止頻率選用相匹配的電阻電容。液晶顯可以顯示出各種想要顯示的內(nèi)容，而且占用單片機(jī)的數(shù)據(jù)口 一定，根據(jù)設(shè)計(jì)要求可以選用大小相匹配的液晶。 系統(tǒng) 顯示 的選擇 方案一 ：選用七段數(shù)碼管作為系統(tǒng)顯示。 MSP430 單片機(jī)作為一款低功耗單片機(jī)，可以用兩節(jié) 5 號(hào)電池供電。 系統(tǒng) 控制顯示論證 系統(tǒng)處理器的選擇 方案 一 ：選用最常見的 80C51 單片機(jī) 作為 系統(tǒng)的核心處理器。 方案三 ：采用高壓運(yùn)放配合高速緩沖器實(shí)現(xiàn)。選用 NSC 公司的 2N3904 和 2N3906 三級(jí)管可以達(dá)到 25MHz 的帶寬，能夠滿足要求，但是為了提高電路的穩(wěn)定性，需要將反饋回路用電容串聯(lián)到地，放大器的低頻響應(yīng)會(huì)變差，不能夠作直流放大。對(duì)于 60dB 的要求可 以串聯(lián)兩級(jí) AD603 來實(shí)現(xiàn)。但是只能適用小信號(hào)，對(duì)稍大的信號(hào)就會(huì)始終。例如 XP9C10 系列的截止頻率僅有 1MHz 左右，給電路的設(shè)計(jì)帶來很大的不方便。 末級(jí)功率放大 前級(jí)緩沖級(jí) 中間放大級(jí)和帶寬選 擇 帶寬增益控制顯示 直流穩(wěn)壓電源 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 6 圖 22 OPA642 小號(hào)幅頻特性 中間放大級(jí)方案論證 方案一 ：采用帶寬寬帶增益積得運(yùn)算放大器制作多級(jí)放大電路。 圖 21 系統(tǒng)框圖 前級(jí)緩沖電路方案 論證 前級(jí) 沖電路，要求能提高輸入電阻在 50Ω 以上，并且能要能初步濾掉信號(hào)中的噪聲。 本次課題設(shè)計(jì)放大器的幅頻特性曲線如圖 11 所示。2） ?。 電 壓增益 AV≥60dB，輸入電壓有效值 Vi≤10mV， AV 可在 0～ 60dB 范圍內(nèi)手動(dòng)連續(xù)調(diào)節(jié)。具有增益可 調(diào)功能的低噪聲放大器可以很好地降低功耗。信號(hào)過大又對(duì)后級(jí)造成過載 。 目前低噪聲放大器的技術(shù)已經(jīng)比較成熟， UWB LNA 伴隨著半導(dǎo)體技術(shù)的進(jìn)步而得到飛速的發(fā)展。在 成熟的窄帶低噪聲放大器研究的基礎(chǔ)上，超寬帶低噪聲 放大器的研究的基礎(chǔ)上，超寬帶低噪聲的研究的研制得到了飛速的發(fā)展。它的出現(xiàn)，標(biāo)志著工業(yè)控制技術(shù) 與通訊 領(lǐng)域又一個(gè)新 的突破 ，并將對(duì) 這些 領(lǐng)域的發(fā)展產(chǎn)生重要影響。用于電視圖像信號(hào)放大的視頻放大器是一種典型的基帶型寬帶放大器，所放大的信號(hào)的頻率范圍可以從幾赫或幾十赫的低頻直到幾兆赫或幾十兆赫的高頻。 關(guān)鍵字 ： 寬帶直流低噪聲放大器，前級(jí)緩沖級(jí)，中間放大級(jí)，末級(jí) 級(jí) 功率 放大 級(jí) 南京師范大學(xué)電氣與自動(dòng)化工程學(xué)院畢業(yè)設(shè)計(jì)論文 2 Abstract The technology of Broadband Low Noise Amplifier DC is one of the hotspots of technological development in the field of electrical control and munications today. Its appearance marked a new breakthrough in the field of industrial control technology and munications. And it will have a major impact on the development of these areas. The design full use of the advantages of digital systems simulation and bined with SCM preset and control gain amplifier, which makes the system accuracy and controllability improved greatly. The front buffer stage use ultra broadband highvoltage operational amplifier OPA642 as voltage follower input stage, the middle amplification use the filter circuit which posed by voltagecontrolled amplifier AD603 and the AD818, the final stage power amplification stage is to use lownoise amplifier and highvoltage highspeed buffer to improve the RMS of output voltage. Using single chip and digital control signal algorithm have obtained reasonably Preamplifier and accurate magnification, while the LCD display. The paper described the design of the subject in detail, the front buffer, the middle zoom level, the final stage power amplification stage, and its circuit design, introduced the hardware structure and program flow