【正文】 路，帶寬能達到25 MHz，但是還要在搭后級電流消除電路的直流偏置，還要電路對小信號跟隨效果不是很好，所以該方案很難滿足系統(tǒng)的要求。可見做電壓跟隨器是帶寬完全能滿足設計要求而且在通頻帶內很平坦，所以采用OPA642作為前級緩沖級。以OPA842為例，利用OPA842寬帶增益積打的特點，使輸入的小信號充分放大。但是這種方法采用數(shù)字電位器作為電路中的調節(jié)增益的部分，但是一般的數(shù)字電位器截止頻率較低。方案二 ：采用帶寬寬帶增益積得運算放大器構建出增益為60dB的電路。該方案結構簡單，控制也方便。方案三 ：采用集成寬帶的可調的增益放大器。在10～30dB的模式下有90MHz的帶寬，可以很好的滿足要求。并且AD603采用電壓控制放大，增益與控制電壓成線性關系，能夠很方便的通過單片機配合DAC控制。方案一 ：采用分立元件搭建電路。方案二 ：采用集成功率放大芯片。但是集成功放一般用于音頻放大，放大器的帶寬受到限制，很難滿足設計的要求。在BURRBROWN公司應用手冊中介紹，使用寬帶高壓運放OPA603和高速緩沖器和BUF634配合，加入適當?shù)姆答仯纯商峁╇妷涸鲆婧碗娏鞣糯?，從而達到寬帶功放的功能，電路如圖23所示。最終選擇方案三。51系列的單片機作為一種通用性很強的單片機，具有很強的實用性。方案二 ：選用TI公司的MSP430F169系列的單片機處理器。而且功能強大，其中斷功能是其比較突出的一個優(yōu)點。比較方案一和方案二，兩款單片機從功耗和功能上考慮選用MP430單片機能較好完成系統(tǒng)的設計。七段數(shù)碼管作為最常用的的顯示器，具有編程簡單，而且價格低廉。方案二 ：選用液晶顯示屏顯示。但是相比數(shù)碼管液晶的成本略顯過高。方案一 ：使用現(xiàn)成的濾波器芯片，如Maxim公司的開關電容濾波器芯片MAX262，可以實現(xiàn)低通、高通、和帶通濾波器。而且由于要在通頻帶內平坦，選用二階的巴特沃斯低通濾波器，通過對電路Q點的選取可以將通帶內增益起伏控制在要求的范圍內。方案二雖然電路搭建好了后截止頻率不變，但是本課題只設定了2個截止頻率。第3章 系統(tǒng)的理論分析與計算 帶寬增益積分析設計要求放大器的最大電壓增益AV≥60dB，即1000倍，3dB 通頻帶 0～10MHz，則系統(tǒng)總的帶寬增益積要求為1000 10MHz = 1GHz。主要指標分配為 ： 前級緩沖級：用一片OPA642做成前級電壓跟隨器，電壓增益為0dB，帶寬200MHz；中間放大級：用兩片AD603級聯(lián)，選10～30dB模式，兩片最終增益 20~60dB，帶寬60MHz ；中間低通濾波器：用兩片AD818搭建2階有源濾波器，分別為5 MHz和10 MHz的低通濾波器。這樣設計的寬帶放大器增益范圍約為10~70dB，頻帶寬度大于 10MHz。輸入級OPA642末級功率放大OPA 603程控電壓放大器 AD603有源濾波器AD811程控電壓放大器 AD603單片機控制DA電壓輸出圖31 總體電路框圖 通頻帶內增益起伏控制分析系統(tǒng)通頻帶內的增益起伏同時受到濾波器和各級運算放大器的帶內增益平坦度的影響。選擇作跟隨器時增益穩(wěn)定的運放，使用OPA642 以下 。濾波器的帶內增益起伏受到濾波器Q點選取而變化，巴特沃斯濾波器通帶內比較平坦， dB以下。AD603 的控制電壓的微小變化能夠引起增益的較大起伏，需要精確控制。但是實際過程中兩邊AD603級聯(lián)在增益過大時會產(chǎn)生共激震蕩，造成整個電路不穩(wěn)定。但是如果將濾波器加在兩片AD603中間時，可以消除這種情況。直流電源的供電的穩(wěn)定性也會對各級放大產(chǎn)生影響。末級放大級的增益大于 20dB，與中間級放大類似，也要選擇通頻帶內平穩(wěn)的電路。圖32 OPA603幅頻響應 抑制零點漂移分析我們設計使用了高質量的穩(wěn)壓直流電源和部分經(jīng)過老化實驗的元件，可大大減小由此而產(chǎn)生的漂移。中間級的零點漂移也不可忽略，AD603的電壓偏移最大為 20mV，經(jīng)過 60dB 放大理論上可以產(chǎn)生最大 20V 的輸出失調電壓，因此必須進行調零。因此對OPA603 也要進行調零。根據(jù)分析本系統(tǒng)的固有噪聲來源主要有寬帶噪聲、電阻熱噪聲及1/f 閃爍噪聲。為了避免電阻熱噪聲， 我們在系統(tǒng)中應用低噪聲電阻作為反饋回路的電阻，在不影響放大器頻率響應的前提下使用阻值較低的電阻作為反饋電阻，電阻熱噪聲可利用 en=公式計算。最后：對于1/f 閃爍噪聲，長可將其歸一化為1Hz 噪聲，利用電壓頻譜密度曲線給出的數(shù)據(jù)進行計算。 線性相位分析與計算如果一個頻率為ω 的正弦信號通過系統(tǒng)后，它的相位落后 ?，則該信號被延遲了? /ω的時間。在通過運算放大器之后由于客觀的諧波失真存在，會出現(xiàn)一定的相位失真的問題。影響相位線性度的最重因素是濾波網(wǎng)絡的相頻特性。綜合考慮，采用較低階數(shù)的其他種類濾波器來使相位非線性盡減小。(a)5MHz截止頻率的巴特沃斯濾波器 (b)10 MHz截止頻率的巴特沃斯濾波器圖33對于放大器的穩(wěn)定性分析，我們主要考慮三個方面的問題：由于采用三級放大器級聯(lián)的方式，為了減少高頻自激和消振困難，在相鄰的放大器之間加入電壓跟隨器作隔離； 同時， 為了消除內阻引起的寄生震蕩，還要在運放電源端就近接去耦電容。從電路板的布局上進行考慮：我們避免在放大器下方走電源線及地線，以減小寄生電容以提高放大器的穩(wěn)定性。并且盡量減少信號走線長度來減小寄生效應的影響。OPA642是一款超寬帶低噪聲運算放大器。5V供電，在作為增益為1的電壓跟隨器是其貸款可以達到400 MHz超低噪聲， ，在正弦信號有效值為10mV時引入噪聲量小于1%，可以忽略不計。但是在正負電源與地之間一定要加去耦電容，不然電路會產(chǎn)生自激振蕩。圖中加在梯型網(wǎng)絡輸入端(V INP) 的信號經(jīng)衰減后，由固定增益放大器輸出，衰減量是由加在增益控制接口的電壓決定。以上特點很適合構成程控增益放大器。圖42 AD603內部原理圖當VOUT和FDBK兩管腳的連接不同時，有三種模式可供選擇。模式二：VOUT與FDBK之間外接一個電阻REXT。當REXT=，增益范圍為1~+41dB。當VG在500mV~+500mV范圍內以40dB/V（既25mV/dB）進行線性增益控制，增益G(dB)與控制電壓VG之間的關系為：G(dB）=40VG+Goi（i=1，2，3），其中VG=VGPOSVGNEG（單位為伏特），Goi分別為三種不同模式的增益常量：GO1=10dB，GO2=10~30dB（由REXT決定，當REXT=，GO2=20dB），GO3=30dB。圖43 AD603增益與控制電壓曲線根據(jù)本課題要求，選用AD603的模式一將VOUT與FDBK短路，~+ dB。這樣AD603的增益與VG成線性關系，方便控制。圖44 程控放大器AD603電路 控制電壓產(chǎn)生電路由于要產(chǎn)生精確地控制的電壓，通過比較選用MAX539作為本課題的DA芯片。它具有接口簡單、轉換時間短、功耗低、體積小等特點。MAX539的內部電路圖如圖45所示。MAX539采用的這種“倒置”R 2R梯形網(wǎng)絡布。MAX539的輸出緩沖放大器是單位增益穩(wěn)定的BICMOS運算放大器，輸出緩沖放大器的輸出具有短路電流保護功能，能驅動2kΩ和100pF的負載。故基準電壓決定了 DAC全碼時轉換輸出電壓的大小。推薦使用的基準電壓源為 MAXIM公司的MAX873A。圖45 MAX539內部電路圖MAX539采用單極性輸出，輸出電壓范圍為0V～2VREFI N， VREFI N不能大于 VDD 2V，當輸入為FFFH時 ，輸出電壓為 (2VREFI N4095) / 4096 ，當輸入為 001H時 ，輸出電壓為(2VREFI N1) / 4096。表41 MAX539輸入數(shù)字量和輸入電壓值的關系輸入數(shù)字量輸出電壓值1111 1111 1111+2(VREFIN)*4095/40961000 0000 0001+2(VREFIN)*2049/40961000 0000 0000+2(VREFIN)*2048/4096=+VREFIN0111 1111 1111+2(VREFIN)*2047/40960000 0000 0001+2(VREFIN)*1/40960000 0000 00000而控制電壓由MAX539產(chǎn)生，在MAX539的基準電壓腳接2V電壓這樣在0~1V之間便有1024個檔位，實現(xiàn)60/1024= dB的步進，完全滿足設計中的要求。圖46 MAX539產(chǎn)生控制電壓電路 濾波電路設計設計要求放大器的帶寬在5MHz、10MHz 兩點可預置并顯示。經(jīng)過比較，選擇二階有源巴特沃斯濾波器作為本課題濾波器，經(jīng)典濾波電路如圖47所示。避免了一般濾波電路中兩個參數(shù)互相影響，造成電路設計的困難。電路的截止頻率f=1/2πRC ，電路的增益K=31/Q=1+R4/R3。Q點決定電路幅頻特性曲線的穩(wěn)定度。設計要求截止頻率為10MHz和5MHz。而當系統(tǒng)的截止頻率為5MHz時R=R1=R2=， C=C1=C2=15pF。通過單片機給信號控制一組繼電器來實現(xiàn)系統(tǒng)的的帶寬的變化，電路設計如圖48所示。2）W，在通頻帶內的起伏控制在1 dB以內，且最高頻率能達到10MHz。圖49 OPA603內部原理圖能在177。設計要求能帶動50W的負載，并且最大輸出電壓正弦波有效值≥10V，這就要求最大電流為300 mA。BUF634是超寬帶高壓高速緩沖器，內部原理圖如圖410所示。 ~18V電壓下供電正常工作。最終選用一片OPA603和2片BUF634搭配從而能較好滿足題設的要求，最終設計電路如圖411所示圖中OPA642提供16 dB的電壓增益，通過和BUF634的搭配，提供至少300mA的電流輸出。該液晶12864點陣液晶顯示模塊就是由128*64個液晶顯示點組成的一個128列*64行的陣列。存儲這些點陣信息的RAM稱為顯示數(shù)據(jù)存儲器。圖形或漢字的點陣信息當然由自己設計，問題的關鍵就是顯示點在液晶屏上的位置（行和列）與其在存儲器中的地址之間的關系。左右半屏驅動電路及存儲器分別由片選信號CS1和CS2選擇。該液晶采用8位數(shù)據(jù)口，2組電源和地控制，5位命令控制端口和3位液晶屏亮度控制接口共20個接口端。液晶接口連接圖如圖412所示，通過調節(jié)滑動電位器R1可以調節(jié)液晶屏的亮度，從而選擇適宜的亮度來進行顯示。圖412 液晶接口電路 鍵盤接口電路系統(tǒng)為方便輸入輸出，才用4*4的陣列式鍵盤作為本課題的輸入設置端口?？紤]上述因素決定采用成熟的鍵盤接口芯片，經(jīng)過查找最終選用鍵盤接口管理芯片ZLG7290作為鍵盤和單片機中間級，大大節(jié)省了單片機接口資源。能夠直接驅動 8位共陰數(shù)碼管（或 64 只獨立的 LED） ，同時還可以掃描管理多達 64 只按鍵。另外 ZLG7290B 內部還設置有連擊計數(shù)器，能夠使某鍵按下后不松手而連續(xù)有效。ZLG7290的從地址為70H，器件內部通過I2C總線訪問的寄存器地址范圍為00H~17H，任一寄存器都可按字節(jié)直接讀寫，并支持自動增址功能和地址翻轉功能。SCL為其與微機的時鐘接口而SDA為其與微機的數(shù)據(jù)接口。ZLG7290的I2C接口傳輸速率可達32kbit/s 容易與處理器接口并提供鍵盤中斷信號 提高主處理器時間效率。ZLG7290的I2C總線通信接口主要由3個引腳構成：SDA、SCL和INT，引腳接口如圖414所示。為了使電源更加穩(wěn)定，一般要在Vcc到GND之間接入47～470uF的電解電容C30。晶振通常取值8MHz，調節(jié)電容C3和C4 通常取值在 10pF左右。不然會給單片機帶來不穩(wěn)定因素。圖415 鍵盤管理芯片ZLG7290電路圖 穩(wěn)壓電源電路由于設計要求自制穩(wěn)壓電源，從220V交流電要得到177。15V直流電壓，作為系統(tǒng)的供電電壓。例如本課題信號有效