基于單片機(jī)的智能晾衣架控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)外文文獻(xiàn)原稿和譯文(參考版)
2025-06-21 18:47本頁面
【正文】 表91 空閑和掉電期間外部引腳狀態(tài)模式程序存儲區(qū)ALEPSENPORT0PORT1PORT2PORT3空閑模式內(nèi)部11數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)空閑模式外部11浮空數(shù)據(jù)地址數(shù)據(jù)掉電模式內(nèi)部00數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)掉電模式外部00浮空數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)10。退出掉電模式的方法是硬件復(fù)位或由處于使能狀態(tài)的外中斷INT0和INT1激活。為了避免在復(fù)位結(jié)束時(shí)可能對端口產(chǎn)生意外寫入，激活空閑模式的那條指令的后一條指令不應(yīng)該是一條對端口或外部存儲器的寫入指令。此時(shí)，片內(nèi)RAM和所有特殊功能寄存器的內(nèi)特那個(gè)保持不變，空閑模式可由任何語序中斷的請求或硬件復(fù)位終止。由于外部時(shí)鐘信號是通過一個(gè)2分頻觸發(fā)器后作為內(nèi)部時(shí)鐘信號的，所以對外部時(shí)鐘信號的占空比沒有特殊要求，但是最小高電平持續(xù)時(shí)間和最大的低電平時(shí)序時(shí)間應(yīng)符合產(chǎn)品技術(shù)條件的要求。外接石英晶體或陶瓷諧振器都可以使用于反饋元件。 圖61 中斷源方框圖7 振蕩器特性 AT89S51中有一個(gè)用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳XTAL1和XTAL2分別是該放大器的輸入端和輸出端。，用戶不要訪問這些位，它是保留為以后的AT89產(chǎn)品擴(kuò)展用途。這些中斷源各自的禁止和使能位參見特殊功能寄存器的IE。6 中斷 AT89S51共有五個(gè)中斷向量：兩個(gè)外部中斷（ INT0和INT1 ） ，兩個(gè)定時(shí)器中斷（Timer0和Timer1)和一個(gè)串行中斷。為防止AT89S51從空閑模式中復(fù)位，用戶應(yīng)該周期性地設(shè)置定時(shí)器，重新進(jìn)入空閑模式。為保證看門狗定時(shí)器在退出掉電模式時(shí)極端情況下不溢出，最好在進(jìn)入掉電模式前復(fù)位看門狗定時(shí)器。以防止中斷誤復(fù)位，當(dāng)器件復(fù)位，中斷引腳持續(xù)為低時(shí)，看門狗定時(shí)器并未開始計(jì)數(shù)，知道中斷引腳被拉高時(shí)為止。有兩種方法可以推出掉電模式：硬件復(fù)位或通過激活外部中斷，當(dāng)硬件復(fù)位退出掉電模式時(shí)，處理看門狗定時(shí)器可像通常的上電復(fù)位一樣。掉電時(shí)期，晶體振蕩停止，看門狗定時(shí)器也停止。復(fù)位脈沖持續(xù)時(shí)間為98xTosc，而Tosc=1/Fosc(晶體振蕩頻率)。WDT打開時(shí)，它會隨著晶體振蕩器在每個(gè)機(jī)器周期計(jì)數(shù)，這意味著用戶必須在小于每個(gè)16383機(jī)器周期內(nèi)復(fù)位WDT，也即寫01EH和0E1H到WDTRST寄存器，WDTRST為只寫寄存器。（WDT）用戶在打開WDT時(shí)，需要按次序?qū)?1EH和0E1H寫到WDTRST寄存器(SFR的地址為0A6H)，當(dāng)WDT打開后，需要在一定的時(shí)候?qū)?1EH和0E1H寫道WDTRST寄存器以避免WDT計(jì)數(shù)溢出。5 看門狗定時(shí)器 （WDT）看門狗定時(shí)器（WDT）是為了解決CPU程序運(yùn)行時(shí)可能進(jìn)入混亂或死循環(huán)而設(shè)置，它由一個(gè)14bit計(jì)數(shù)器和看門狗定時(shí)器復(fù)位SFR（WDTRST）構(gòu)成。 數(shù)據(jù)存儲器 AT89S51具有128字節(jié)的內(nèi)部RAM 。 程序存儲器 如果的EA引腳接地（GND），全部程序都可以執(zhí)行外部存儲器。 電源空閑標(biāo)志：電源空閑標(biāo)志（POF）在特殊功能寄存器SFR中PCON的第四位（）,電源打開時(shí)POF置“1”，它可由軟件設(shè)置睡眠轉(zhuǎn)臺并不為復(fù)位所影響。當(dāng)SFR中的位DPS = 0選擇DP0，而DPS=1則選擇DP1 。 中斷寄存器：各個(gè)中斷控制位于IE寄存器，5個(gè)中斷源的中斷優(yōu)先級控制位于IP寄存器。而寫這些地址單元不能得到預(yù)期的結(jié)果。端口引腳 第二功能RXD(串行輸入端口) TXD(串行輸出端口) INT0(外部中斷0) INT1（外部中斷1） T0(定時(shí)/計(jì)數(shù)器0外部輸入） T1（定時(shí)/計(jì)數(shù)器1外部輸入） WR（外部數(shù)據(jù)存儲器寫選通） RD（外部數(shù)據(jù)存儲器讀選通）3 特殊功能寄存器 特殊功能寄存器（SFR）的片內(nèi)空間分布如表31所示。當(dāng)作輸入端時(shí)，被外部拉低的P2端口將用上拉電阻輸出電流（IIL）．Ｐ３端口還接收一些用于Flash閃存編程和程序校驗(yàn)的控制信號。P3端口輸出緩沖級可驅(qū)動（吸收或輸出電流）4個(gè)TTL邏輯門電路。Flash編程或校驗(yàn)時(shí)，P2也可接收高位地址和其它控制信號。在訪問外部程序存儲器或16位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行 MOVX DPTR指令 ）時(shí)，P2端口送出高8位地址數(shù)據(jù)。對端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口。端口引腳 第二功能MOSI(用于ISP編程)MISO（用于ISP編程）SCK(用于ISP編程) P2端口是一個(gè)帶有內(nèi)部上拉電阻的8位雙向I/O端口。對端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作為輸入口。 P1端口是一個(gè)帶內(nèi)部上拉電阻的8位雙向I /O端口。在訪問期間激活內(nèi)部上拉電阻。對端口寫“1”可作為高阻抗輸入端用。 2 端口P0端口是一個(gè)8位漏極開路雙向I / O端口。在空閑模式下停止CPU的工作，但允許RAM 、定時(shí)器/計(jì)數(shù)器、串行接口和中斷系統(tǒng)繼續(xù)運(yùn)行。 在AT89S51提供以下標(biāo)準(zhǔn)功能： 4K字節(jié)的Flash閃存 ， 128字節(jié)的RAM ， 32個(gè) I / O線，看門狗定時(shí)器，兩個(gè)數(shù)據(jù)指針，兩個(gè)16位定時(shí)器/計(jì)數(shù)器， 5向量兩級中斷結(jié)構(gòu)，全雙工串行端口，片上振蕩器和時(shí)鐘電路。芯片上的Flash程序存儲器在系統(tǒng)中可重新編程或常規(guī)非易失性內(nèi)存編程 。燕京理工學(xué)院畢業(yè)設(shè)計(jì)（論文）——外文文獻(xiàn)原稿和譯文外文文獻(xiàn)原稿和譯文原 稿The Description of AT89S511 General DescriptionThe AT89S51 is a lowpower, highperformance CMOS 8bit microcontroller with 4K bytes of InSystem Programmable Flash memory. The device is manufactured using Atmel’s highdensity nonvolatile memory technology and is patible with the industrystandard 80C51 instruction set and pinout. The onchip Flash allows the program memory to be reprogrammed insystem or by a conventional nonvolatile memory programmer. By bining a versatile 8bit CPU with InSystem Programmable Flash on a monolithic chip, the Atmel AT89S51 is a powerful microcontroller which provides a highlyflexible and costeffective solution to many embedded control applications.The AT89S51 provides the following standard features: 4K bytes of Flash, 128 bytes of RAM, 32 I/O lines, Watchdog timer, two data pointers, two 16bit timer/counters, a fivevector twolevel interrupt architecture, a full duplex serial port, onchip oscillator, and clock circuitry. In addition, the AT89S51 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port, and interrupt system to continue functioning. The Powerdown mode saves the RAM contents but freezes the oscillator, disabling all other chip functions until the next external interrupt or hardware reset.2 PortsPort 0 is an 8bit open drain bidirectional I/O port. As an output port, each pin can sink eight TTL inputs. When 1s are written to port 0 pins, the pins can be used as highimpedance inputs. Port 0 can also be configured to be the multiplexed loworder address/data bus during accesses to external program and data memory
高考資料相關(guān)推薦
鄂ICP備17016276號-1