【正文】 led external interrupt (INT0 or INT1). Reset redefines the SFRs but does not change the onchip RAM. The reset should not be activated before VCC is restored to its normal operating level and must be held active long enough to allow the oscillator to restart and stabilize.Table 91 Status of External Pins During Idle and Powerdown ModesModeProgram MemoryALEPSENPORT0PORT1PORT2PORT3IdleInternal 1 1DataDataDataDataIdleExternal 1 1FloatDataAddressDataPowerdownInternal 0 0DataDataDataDataPowerdownExternal 0 0FloatDataDataData 10譯　　文AT89S51概述1 一般概述 該AT89S51是一個低功耗，高性能CMOS 8位微控制器,可在4K字節(jié)的系統(tǒng)內(nèi)編程的閃存存儲器。 在AT89S51提供以下標準功能： 4K字節(jié)的Flash閃存 ， 128字節(jié)的RAM ， 32個 I / O線，看門狗定時器，兩個數(shù)據(jù)指針，兩個16位定時器/計數(shù)器， 5向量兩級中斷結(jié)構，全雙工串行端口，片上振蕩器和時鐘電路。 2 端口P0端口是一個8位漏極開路雙向I / O端口。在訪問期間激活內(nèi)部上拉電阻。對端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作為輸入口。對端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口。Flash編程或校驗時，P2也可接收高位地址和其它控制信號。當作輸入端時，被外部拉低的P2端口將用上拉電阻輸出電流（IIL）．Ｐ３端口還接收一些用于Flash閃存編程和程序校驗的控制信號。而寫這些地址單元不能得到預期的結(jié)果。當SFR中的位DPS = 0選擇DP0，而DPS=1則選擇DP1 。 程序存儲器 如果的EA引腳接地（GND），全部程序都可以執(zhí)行外部存儲器。5 看門狗定時器 （WDT）看門狗定時器（WDT）是為了解決CPU程序運行時可能進入混亂或死循環(huán)而設置，它由一個14bit計數(shù)器和看門狗定時器復位SFR（WDTRST）構成。WDT打開時，它會隨著晶體振蕩器在每個機器周期計數(shù)，這意味著用戶必須在小于每個16383機器周期內(nèi)復位WDT，也即寫01EH和0E1H到WDTRST寄存器，WDTRST為只寫寄存器。掉電時期，晶體振蕩停止，看門狗定時器也停止。以防止中斷誤復位，當器件復位，中斷引腳持續(xù)為低時，看門狗定時器并未開始計數(shù)，知道中斷引腳被拉高時為止。為防止AT89S51從空閑模式中復位，用戶應該周期性地設置定時器，重新進入空閑模式。這些中斷源各自的禁止和使能位參見特殊功能寄存器的IE。 圖61 中斷源方框圖7 振蕩器特性 AT89S51中有一個用于構成內(nèi)部振蕩器的高增益反相放大器，引腳XTAL1和XTAL2分別是該放大器的輸入端和輸出端。由于外部時鐘信號是通過一個2分頻觸發(fā)器后作為內(nèi)部時鐘信號的，所以對外部時鐘信號的占空比沒有特殊要求，但是最小高電平持續(xù)時間和最大的低電平時序時間應符合產(chǎn)品技術條件的要求。為了避免在復位結(jié)束時可能對端口產(chǎn)生意外寫入，激活空閑模式的那條指令的后一條指令不應該是一條對端口或外部存儲器的寫入指令。表91 空閑和掉電期間外部引腳狀態(tài)模式程序存儲區(qū)ALEPSENPORT0PORT1PORT2PORT3空閑模式內(nèi)部11數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)空閑模式外部11浮空數(shù)據(jù)地址數(shù)據(jù)掉電模式內(nèi)部00數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)掉電模式外部00浮空數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)10。退出掉電模式的方法是硬件復位或由處于使能狀態(tài)的外中斷INT0和INT1激活。此時，片內(nèi)RAM和所有特殊功能寄存器的內(nèi)特那個保持不變，空閑模式可由任何語序中斷的請求或硬件復位終止。外接石英晶體或陶瓷諧振器都可以使用于反饋元件。，用戶不要訪問這些位，它是保留為以后的AT89產(chǎn)品擴展用途。6 中斷 AT89S51共有五個中斷向量：兩個外部中斷（ INT0和INT1 ） ，兩個定時器中斷（Timer0和Timer1)和一個串行中斷。為保證看門狗定時器在退出掉電模式時極端情況下不溢出，最好在進入掉電模式前復位看門狗定時器。有兩種方法可以推出掉電模式：硬件復位或通過激活外部中斷，當硬件復位退出掉電模式時，處理看門狗定時器可像通常的上電復位一樣。復位脈沖持續(xù)時間為98xTosc，而Tosc=1/Fosc(晶體振蕩頻率)。（WDT）用戶在打開WDT時，需要按次序?qū)?1EH和0E1H寫到WDTRST寄存器(SFR的地址為0A6H)，當WDT打開后，需要在一定的時候?qū)?1EH和0E1H寫道WDTRST寄存器以避免WDT計數(shù)溢出。 數(shù)據(jù)存儲器 AT89S51具有128字節(jié)的內(nèi)部RAM 。 電源空閑標志：電源空閑標志（POF）在特殊功能寄存器SFR中PCON的第四位（）,電源打開時POF置“1”，它可由軟件設置睡眠轉(zhuǎn)臺并不為復位所影響。 中斷寄存器：各個中斷控制位于IE寄存器，5個中斷源的中斷優(yōu)先級控制位于IP寄存器。端口引腳 第二功能RXD(串行輸入端口) TXD(串行輸出端口) INT0(外部中斷0) INT1（外部中斷1） T0(定時/計數(shù)器0外部輸入） T1（定時/計數(shù)器1外部輸入） WR（外部數(shù)據(jù)存儲器寫選通） RD（外部數(shù)據(jù)存儲器讀選通）3 特殊功能寄存器 特殊功能寄存器（SFR）的片內(nèi)空間分布如表31所示。P3端口輸出緩沖級可驅(qū)動（吸收或輸出電流）4個TTL邏輯門電路。在訪問外部程序存儲器或16位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行 MOVX DPTR指令 ）時，P2端口送出高8位地址數(shù)據(jù)。端口引腳 第二功能MOSI(用于ISP編程)MISO（用于ISP編程）SCK(用于ISP編程) P2端口是一個帶有內(nèi)部上拉電阻的8位雙向I/O端口。 P1端口是一個帶內(nèi)部上拉電阻的8位雙向I /O端口。對端口寫“1”可作為高阻抗輸入端用。在空閑模式下停止CPU的工作，但允許RAM 、定時器/計數(shù)器、串行接口和中斷系統(tǒng)繼續(xù)運行。芯片上的Flash程序存儲器在系統(tǒng)中可重新編程或常規(guī)非易失性內(nèi)存編程 。該設備是采用Atmel的高密度、非易失性存儲器技術和符合工業(yè)標準的80C51指令集和引腳。此外， AT89S51設計了可降至零頻率的靜態(tài)邏輯操作和支持兩種軟件可選的節(jié)電工作模式。作為一個輸出端口，每個引腳可驅(qū)動8個TTL輸入。在Flash編程時，PO端口接收指令字節(jié)，而在程序校驗時，輸出指令字節(jié)，同時要求外接上拉電阻。作為輸入口時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（IIL），F(xiàn)lash編程和程序校驗期間，P1接收低8位地址。當作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（IIL）。P3端口是一組帶有內(nèi)部上拉電阻的8位雙向I/O端口。P3端口可以采用AT89S51的各種特殊功能，如下表所示。 不要用軟件訪問這些未定義的單元，這些單元是留作以后產(chǎn)品擴展用途的，復位后這些新的位將為0。用戶應在訪問相應的數(shù)據(jù)指針寄存器前初始化DPS位。在AT89S51 ，如果EA連接到電源+（VCC） ，程序首先執(zhí)行地址從0000H到FFFH內(nèi)部存儲器，在執(zhí)行地址從1000H到FFFFH的外部程序存儲器。外部復位時，看門狗定時器（WDT）默認為關閉狀態(tài)，要打開WDT，用戶必須按順序?qū)?1EH和0E1H寫到WDTRST寄存器（SFR地址為0A6H），當啟動了WDT，它會隨警惕振蕩器在每個機器周期計數(shù)，除了硬件復位或WDT溢出復位外沒有其它方法關閉WDT，當WDT溢出，將使RST引腳輸出高電平的復位脈沖。WDT計數(shù)器既不可讀也不可寫，當WDT溢出時，通常將使RST引腳輸出高電平的復位脈沖。掉電模式下，用戶不嗯那個在復位看門狗定時器。這為在掉電模式下的中斷執(zhí)行中斷服務程序而設置。當WDIDLE位被置位，在空閑模式中看門狗定時器將停止計數(shù)，直到從空閑(IDLE)模式中退出重新開始計數(shù)。IE也包含總中斷控制位EA，EA清0，將關閉所有中斷。如圖71所示。 圖71 內(nèi)部振蕩電路注意：石英晶體時， 陶瓷濾波器， 圖72 外部時鐘驅(qū)動電路8 空閑模式 在空閑工作模式狀態(tài)， CPU保持睡眠狀態(tài)而所有片內(nèi)的外設仍然保持激活狀態(tài)，這種方式由軟件產(chǎn)生。9 掉電模式 在掉線模式下，振蕩器停止工作，進入掉電模式的指令是最后一條被執(zhí)行的指令，片內(nèi)RAM和特殊功能寄存器的內(nèi)容在終止掉電模式前被凍