基于fpga的電子搶答器的程序設(shè)計(jì)畢業(yè)設(shè)計(jì)(參考版)
2025-06-21 14:32本頁(yè)面
【正文】 兩位恩師那嚴(yán)謹(jǐn)?shù)闹螌W(xué)態(tài)度和淵博的專業(yè)知識(shí)時(shí)時(shí)刻刻鼓勵(lì)著我不斷前行，猶記得杜老師為了給我們做實(shí)驗(yàn)中午無(wú)法休息，周末來(lái)到學(xué)校加班，對(duì)待同學(xué)們像自己的孩子一樣慈祥而關(guān)愛(ài)，也難忘耿老師對(duì)待學(xué)生一絲不茍，為我們補(bǔ)課做實(shí)驗(yàn)依然如日常教學(xué)一般認(rèn)真。 致謝本次課程設(shè)計(jì)是在我的導(dǎo)師杜老師和耿老師悉心的指導(dǎo)和耐心的幫助之下才得以順利完成的?？傮w來(lái)說(shuō)，這次有意義的課程設(shè)計(jì)讓我們都收獲頗豐。我深刻知道用VHDL硬件描述語(yǔ)言的形式來(lái)進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)方便靈活，利用EDA軟件進(jìn)行編譯優(yōu)化仿真極大地減少了電路設(shè)計(jì)時(shí)間和可能發(fā)生的錯(cuò)誤，降低了開(kāi)發(fā)成本。在這次課程設(shè)計(jì)種我積累了很多寶貴的經(jīng)驗(yàn)，這對(duì)于未來(lái)出身社會(huì)的我無(wú)疑是一筆巨大財(cái)富。在設(shè)計(jì)的過(guò)程中我們不可避免的遇到各種問(wèn)題，因?yàn)檫@畢竟第一次做的，難免會(huì)不盡善盡美。特別是當(dāng)每一個(gè)模塊程序調(diào)試成功時(shí)，內(nèi)心的滿足感真的無(wú)法形容。這樣的經(jīng)歷不僅提高了我們獨(dú)立發(fā)現(xiàn)問(wèn)題、分析問(wèn)題、解決問(wèn)題的能力，又很好地培養(yǎng)了交流合作的精神。本次我的課程設(shè)計(jì)為四路競(jìng)賽搶答器，根據(jù)電路的特點(diǎn)，我采用層次化結(jié)構(gòu)化設(shè)計(jì)，將此項(xiàng)設(shè)計(jì)任務(wù)分成部分模塊，分別對(duì)各個(gè)模塊進(jìn)行編程，然后再將各模塊合起來(lái)編譯，這一步一步的加深了我們對(duì)于層次化設(shè)計(jì)的理解和對(duì)VHDL設(shè)計(jì)流程的熟悉。 總結(jié)一周的FPGA課程設(shè)計(jì)很快就過(guò)去了，其中真是有苦更有甜，苦的是我在第一次獨(dú)自設(shè)計(jì)一個(gè)應(yīng)用型設(shè)備時(shí)的不熟悉和不知所措，甜的是經(jīng)過(guò)一周的時(shí)間我通過(guò)回顧課本知識(shí)、詢問(wèn)同學(xué)老師和上網(wǎng)學(xué)習(xí)收獲到了很多專業(yè)方面的知識(shí)更加鍛煉了我的動(dòng)手能力和專業(yè)技能。在此之前Ｓ０搶答無(wú)效。輸出端有對(duì)應(yīng)于S0，S1，S2，S3編號(hào)的4個(gè)指示燈LED 和4線2進(jìn)制輸出端STATES （用于鎖存當(dāng)前的狀態(tài)），還有一個(gè)STOP 端用于指示S0，S1，S2，S3按鈕狀態(tài)。 搶答鎖存電路的模塊在這個(gè)模塊中主要實(shí)現(xiàn)搶答過(guò)程中的搶答功能，并且能實(shí)現(xiàn)當(dāng)有一路搶答按鍵按下時(shí)，該路搶答信號(hào)將其余個(gè)綠搶答封鎖的功能。END PROCESS。 WHEN OTHERS=STATES=0000。 WHEN 0100=STATES=0011。CASE G IS WHEN 0001=STATES=0001。 END IF。 END IF。LED(3)=39。) THEN G(0)=39。 OR G(3)=39。 OR G(2)=39。)AND NOT(G(1)=39。 ELSIF( S0=39。LED(2)=39。) THEN G(1)=39。 OR G(3)=39。 OR G(2)=39。)AND NOT(G(0)=39。 ELSIF( S1=39。LED(2)=39。) THEN G(2)=39。 OR G(3)=39。 OR G(1)=39。)AND NOT(G(0)=39。 ELSIF( S2=39。LED(3)=39。) THEN G(3)=39。 OR G(2)=39。 OR G(1)=39。)AND NOT(G(0)=39。 THEN IF( S3=39。 THEN IF WARN=39。EVENT AND CLK=39。039。LED=0000。139。ARCHITECTURE ONE OF LOCK ISSIGNAL G:STD_LOGIC_VECTOR(3 DOWNTO 0)。 LED:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 STATES:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 WARN:IN STD_LOGIC。USE 。在系統(tǒng)復(fù)位并使搶答有效開(kāi)始后，當(dāng)S0，S1，S2，S3任意一路第一搶答者按下?lián)尨鸢粹o，對(duì)應(yīng)的輸入引腳接高電位1，電路記憶下第一搶答者身份，信號(hào)輸入并進(jìn)行鎖存，其他任何一組按鍵都不會(huì)使電路響應(yīng)，完成搶答過(guò)程。在有效時(shí)間范圍內(nèi)只要有人搶答，STOP就有高電平輸出至?xí)r間控制系統(tǒng)的STOP端以控制時(shí)間的停止，并且對(duì)應(yīng)的LED指示燈點(diǎn)亮，STATES鎖存輸出以顯示優(yōu)先搶答人的組號(hào)，并鎖定輸入端S以阻止系統(tǒng)響應(yīng)其他搶答者的信號(hào)。輸出端有對(duì)應(yīng)于S0，S1，S2，S3編號(hào)的4個(gè)指示燈LED和4線2進(jìn)制輸出端STATES（用于鎖存當(dāng)前的狀態(tài)），還有一個(gè)STOP端用于指示S0，S1，S2，S3按鈕狀態(tài)。系統(tǒng)的具體工作原理如下：搶答鎖存模塊主要實(shí)現(xiàn)搶答過(guò)程中的搶答功能，并且能實(shí)現(xiàn)當(dāng)有一路搶答按鍵按下時(shí)，該路搶答信號(hào)將其余搶答信號(hào)封鎖的功能?！ 「鶕?jù)分析我們可以把該四路搶答器設(shè)計(jì)分為判斷模塊，鎖存模塊，掃描模塊等部分，依據(jù)各模塊功能編寫相應(yīng)的源程序，并對(duì)相應(yīng)的程序進(jìn)行編譯以及時(shí)序仿真。系統(tǒng)的輸出信號(hào)有：四組搶答成功與否的指示燈控制信號(hào)輸出口LEDA、LESB、LEDC、LEDD，當(dāng)任何第一搶答者成功搶答后指示燈亮起?！ D3 軟件設(shè)計(jì)流程３. 系統(tǒng)原理詳述 圖4 具有完整搶答器功能的結(jié)構(gòu)圖根據(jù)對(duì)系統(tǒng)設(shè)計(jì)要求的分析可知，系統(tǒng)的輸入信號(hào)有：各組的搶答按鈕S0，S1，S2，S3輸入，復(fù)位信號(hào)CLEAR用于控制整個(gè)系統(tǒng)清0，按下該復(fù)位鍵系統(tǒng)清0，抬起該復(fù)位鍵搶答開(kāi)
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1