【正文】 他們是美國航天局電子零部件和包封程序（ NEPP ） ， 美國航天局的飛行計劃，防衛(wèi)威脅降低局（ DTRA ） 。通過在器件結(jié)構(gòu)（即，不只是一個測試芯片）應(yīng)用 HBD技術(shù) ，以及等價商業(yè)設(shè)備比較結(jié)果， 人們可以有信心在這一的硬度水平將可從該技術(shù)在任何硬件設(shè)計電路應(yīng)用。此 外，提出了解釋了這些結(jié)果的理論，這個理論以 CMOS超低功耗輻射容錯 技術(shù)為基礎(chǔ)。 CMOS超低功耗輻射容錯設(shè)備有較高的線性能量轉(zhuǎn)移閘值并且始終不發(fā)生閉鎖現(xiàn)象。 九 結(jié)論 利用 8051微控制器作為測試工具，完成了對加固工藝（ CMOS超低功耗輻射容錯技術(shù) ）單粒子效應(yīng)敏感性的詳細比較。 然而，因為它只需負責打破 1節(jié)點操作系統(tǒng)在 ，具有與晶體管有效的閾值約 70毫伏，這是可能的效果得到遵守。 此外，第二個 SEU機制，開始約 4060線性能量轉(zhuǎn)移，收集足夠多的干擾，能夠有效地翻轉(zhuǎn)的 單粒子防護技術(shù)元件的 冗余存儲節(jié)點倍數(shù)。 在這一點上， CMOS超低功耗輻射容錯 SEU理論的解釋是，在一 個有效的線性能量轉(zhuǎn)移 20個值中，能量集中點足夠廣泛，足以（和正確的位置）在組合邏輯流的兩個半部分產(chǎn)生一個 SET。單個粒子刪除是把一個 SET放在邏輯流的兩個半部分上， 邏輯流允許一個 SET產(chǎn)生一個翻轉(zhuǎn)。思路是多余的輸入數(shù)據(jù)是由一個總的重復(fù)組合邏輯（稱為“雙軌設(shè)計” ）提供， 這樣一個防護上簡單的 SET就不能產(chǎn)生翻轉(zhuǎn)。 線性能量轉(zhuǎn)移 ， SET（頻變）的組件是位于的“直流偏置” 組件的上面 大概是發(fā)生內(nèi)部的第二次翻轉(zhuǎn)機制的單粒子防護技術(shù)元件有效的線性能量轉(zhuǎn)移閘值排在第二位。在橫截面與時鐘成比例時，這兩種情況下數(shù)據(jù)與線性模式擬合良好。 CMOS超低功耗輻射容錯 8051 此處所報告的結(jié)果與 CMOS超低功耗輻射容錯 CCSDS無損壓縮芯片（ USES）獲得的一些結(jié)果非常相似 [ 6 ] CMOS超低功耗輻射容錯 CCSDS無損壓縮芯片的合成使用了與 CMOS超低功耗輻射容錯 8051相同的工具和程序庫。假設(shè)了單粒子防護技術(shù)單元拓撲和單粒子翻轉(zhuǎn)節(jié)點，預(yù)計在單粒子防護技術(shù)單元將完全不受存在內(nèi)部的存儲單元本身的 SEUs的影響。但是，考慮到實用的回偏電壓，電壓可以超過現(xiàn)在的額定電壓。 在一個實例中，一個在 非外延 晶圓上制造的 5伏的電路不受 SEL的測試限制的影響。這個方案已被證明能多次非常有效地使 CMOS 電路完全不受 SEL高達 120 MeVcm2/mg測試限制的影響 。 八 討論 為什么 CMOS超低功耗輻射容錯 設(shè)備不發(fā)生閉鎖現(xiàn)象，主要原因是 作電壓低于閉鎖發(fā)生需要的額定電壓。這種定期的數(shù)據(jù)被稱為“遙測” 。 在被測設(shè)備的任何測試，被測設(shè)備行使的部分功能（例如，寄存器操作或 內(nèi)部 RAM的檢查，或定時器操作）在最高利用可能，同時使最小定期報告的測試控制計算機轉(zhuǎn)達的被測設(shè)備計算機仍然起作用。因此，如果測試運行沒有一個單一事件功能中斷（ SEFI ） 無論是被測設(shè)備計算機本身或測試控制器可以終止了測試，并允許執(zhí)行后測試功能。蘇醒后，從重置，通過執(zhí)行地址 0x0000指令代碼再次啟動被測設(shè)備電腦 ，但這個時候，代碼不是啟動 /串行裝入程序代碼，而是測試代碼。被測設(shè)備計算機下載測試代碼并把它放入程序代碼存儲器（位于被測設(shè)備計算機主板） 。起初，這個地址的設(shè)備是一個以前載有“開機 /串行裝載機”代碼的可擦寫可編程只讀存儲器。意外值由于堆棧的錯誤或堆棧指針本身和有關(guān)的寄存器信息被傳送。 不匹配與已知值和錯誤信息被重新裝入。所有不匹配被更正，錯誤信息傳送。模式交替為了測試狀態(tài)字（ PSW）特殊功能寄存器，其中控制通用寄存器段的選擇。常數(shù)與已知值進行比較，不匹配結(jié)果與有關(guān)寄存器信息一起傳送。當 出錯信息和寄存器值被傳送， 不斷進行比較 ，糾正。計算和期望值的所有不匹配與其他有關(guān)寄存器信息一起傳送。意外值傳與寄存器信息一起傳送。 應(yīng)當指出的是，考慮到所有接收數(shù)據(jù)最高的可靠性，每個試驗中，返回遙測（包括時間標記） 被同時送往測試控制器和遙測內(nèi)存。 ? “混亂”的例行程序，如果它偏離代碼空間就會重置 程序計數(shù)器。 ? 外部實時時鐘，作為數(shù)據(jù)錯誤標記。只有駐存在被測設(shè)備永久編碼，是啟動代碼和在控制器 PC與被測設(shè)備建立之間的通信的串行代碼裝入例行程序。這樣，個別試驗可以在任何時間被修改。這將確保在測試時只有 8051被測設(shè)備所需的部分在運行，并有助于測試時發(fā)生錯誤的精確定位。它的目的是要作為一個模 塊化設(shè)計，為被測設(shè)備的每一個具體部分的設(shè)計一系列小型試驗程序 。監(jiān)測電源供應(yīng)來得到閉鎖指示。這個控制器軟件涉 及被測設(shè)備的命令，被測設(shè)備碼的下載，和被測設(shè)備輻射前后搜集來的實時錯誤。各主板的所有其他組件需要被測設(shè)備計算機完成，包括在一些設(shè)計名義上是沒有必要的組件（如外部內(nèi)存，外部 ROM和地址鎖存器） 。一個獨特的硬連線標識符字節(jié)所帶有的小卡（每種被測設(shè)備封裝類型有一個）控制被測設(shè)備，晶體，并旁路電容器（和電壓電平轉(zhuǎn)換為被測設(shè)備 ） 。 五，測試硬件 8051被測設(shè)備（ DUT）作為實用電腦組成部分進行了測試。 超低功耗輻射容錯 技術(shù) C8051設(shè)備需要兩個單獨的電源電壓； 500毫伏和理想的接口電壓。 CMOS設(shè)備是 MSC 51系列的一個版本，與超低功耗（ ULP）進程代工許可的 C8051 HDL核心兼容。此外，重新設(shè)計技術(shù)核心，最終使該機器周期縮短，從而得到有效的處理能力，這大約是 （快）比標準的 8052器件。C ,時鐘頻率高達 25兆赫。 達拉斯半導(dǎo)體器件都很相似因為他們都是 ROMless 8052單片機，但他們加強方式不同。C ，時鐘頻率為 24兆赫。 英特爾的設(shè)備是無存儲器型，這是經(jīng)典的 8052 MCS 51單片機電路版。首先是美國航天局的設(shè)備，這是進行評估主要設(shè)備。這個進程還會使 我們 較完整地理解如何測試復(fù)雜的結(jié)構(gòu)，如微控制器，以及將來如何更有效地測試這些結(jié)構(gòu)。完備進程中目的是優(yōu)化 測試過程以盡可能獲得完整的評價。商業(yè)研究一 一比較了他們的成本效益，性能和可靠性。 一臺設(shè)備廣泛涉及的技術(shù)使得 8051成為技術(shù)評價的理想載體這項工作的目標是從 高級微電子研究所 得到 CMOS超低功耗輻射容錯 進程的技術(shù)評價 [ 3 ]。 高級微電子研究所 采用超低功耗，以及布局和建筑固化工藝的設(shè)計原則來實現(xiàn)其結(jié)果。醫(yī)學(xué)研究理事會和 高級微電子研究所 都選擇這個設(shè)備，但他們論證的是兩種截然不同固化工藝。 8051單片機是一個行業(yè)標準架構(gòu)，被廣泛接受和應(yīng)用，并作為一種開發(fā)工具。這些計劃的實例是 Mission研究公司（ MRC ）與 高級微電子研究所 （這項研究的重點）所研制的 8051 微控制器。 現(xiàn)在， 美國航天局和國防部計劃正在不斷地改進固化工藝。美國航天局的電子零件封裝（ NEPP ）計劃是為了探討這些因素的類型。 需要考慮的因素是，設(shè)計程序庫，測試范圍，鑄造特點必須是已知的，并且深刻理解測試用途 。例如，如果在電源電壓 的條件下，用測試芯片靜態(tài)地測試 單粒子效應(yīng) ，所測得的數(shù)據(jù)在電源電壓 操作頻率 100MHz的條件下是否適用？動態(tài)因素（即非靜態(tài)操作）包括單粒子瞬變（ SETs）的普及效果 。當然，如果固化的部分工藝依靠一個進程的固有抗輻射硬度，也可以放棄一些測試（如 SEL早先的樣本）。這是否需要完成輻射條件測試？回答這個問題之前，先看一下其他的問題。也就是說， 有了測試芯片，我們是不是就可以在未來器件上使用相同的程序庫了？ 試想，如果賣主 A的設(shè)計的新的固化工藝程序庫可移植性可比賣主 B和 C的都好，那么 A設(shè)計，測試的測試芯片就是可接受的了。通常情況下使用的是 TID（ Co60）和 SEE（重離子和 /或質(zhì)子）來驗證器件。 這種使用設(shè)計程序庫和自動化設(shè)計工具設(shè)計的常規(guī)加固工藝器件可為美國宇航局提供一種解決方法，它能及時滿足嚴格的科學(xué)性能規(guī)格，具有成 本低，和可靠性高的特點。本文所介紹的方法是使用加固微創(chuàng)設(shè)計技術(shù)的工業(yè)代工。 一 導(dǎo)言 美國航天局要在空間輻射環(huán)境中最低限度地使用資源條件下，不斷努力提供最好科學(xué)方法 [ 1,2 ] 。它 是評價兩個 8051工業(yè)用設(shè)備單粒子效應(yīng)緩和技術(shù)的一項 設(shè)計。課題包括需要測試的類型和設(shè)計覆蓋面（即 他們是否需要驗證 設(shè)計庫的 每個應(yīng)用程序？）。s fault tolerant input property when redundant input data is provided to separate storage nodes. The idea is that the redundant input data is provided through a total duplication of binational logic (referred to as “dual rail design”) such that a simple SET on one rail cannot produce an upset. Therefore, some other upset mechanism must be happening. It is possible that a single particle strike is placing an SET on both halves of the logic streams, allowing an SET to produce an upset. Care was taken to separate the dual sensitive nodes in the SERT cell layouts but the automated placeandroute of the binatorial logic paths may have placed dual sensitive nodes close enough. At this point, the theory for the CULPRiT SEU response is that at about an LET of 20, the energy deposition is sufficiently wide enough (and in the right locations) to produce an SET in both halves of the binatorial logic streams. Increasing LET allows for more regions to be sensitive to this effect, yielding a larger cross section. Further, the second SEU mechanism that starts at an LET of about 4060 has to do with when the charge collection disturbance cloud gets large enough to effectively upset multiples of the redundant storage nodes within the SERT cell itself. In this μm library, the node separation is several microns. However, since it takes less charge to upset a node operating at Volts, with transistors having effective thresholds around 70 mV, this is likely the effect being observed. Also the fact that the perbit memory upset cross section for the CULPRiT devices and the mercial technologies are approximately equal, as shown in Figure 9, indicates that the cell itself has bee sensitive to upset. IX. SUMMARY A detailed parison of the SEE sensitivity of a HBD technology (CULPRiT) utilizing the 8051 microcontroller as a test vehicle has been pleted. This paper discusses the test methodology used and presents a parison of the mercial versus CU