集成電路制造工藝流程(參考版)
2025-05-05 18:02本頁面
【正文】 BiMOS工藝 CMOS工藝為基礎(chǔ)的 BiMOS工藝 國際微電子中心 集成電路設計原理 2022/5/30 韓 良 62 B E C NMOS PMOS N+ N+ N+ N+ P+ P+ P阱 P阱 NSUB 縱向 NPN 以 P阱 CMOS工藝為基礎(chǔ)的 BiCMOS器件剖面 B E C PMOS NMOS PSUB 縱向 NPN P N阱 N+ N+ P+ P+ N+ N+ N阱 以 N阱 CMOS工藝為基礎(chǔ)的 BiCMOS器件剖面 NPN的集電極接襯底 。 在既要求高集成度又要求高速的領(lǐng)域中可以采用二者的結(jié)合（即 Bi CMOS工藝 ），發(fā)揮各自的優(yōu)點。 2. 何為硅柵自對準？ 國際微電子中心 集成電路設計原理 2022/5/30 韓 良 57 167。 LDD注入之后，先制作側(cè)墻，然后再進行P+（ N+）有源區(qū)光刻、注入。 PSub N阱 國際微電子中心 集成電路設計原理 2022/5/30 韓 良 LDD注入 在 P+（ N+）有源區(qū)注入前可以進行 LDD注入，以便減小短溝道效應和熱載流子效應。 N阱硅柵 CMOS集成電路制造工藝 國際微電子中心 集成電路設計原理 2022/5/30 韓 良 32 思考題 ？各自的作用是什么？ （ LOCOS ) ？ （ Local Oxidation of Silicon) (Self Aligned )？ 4. N阱的作用是什么？ 5. NMOS和 PMOS的源漏如何形成的？ 國際微電子中心 集成電路設計原理 2022/5/30 韓 良 33 國際微電子中心 集成電路設計原理 2022/5/30 韓 良 34 國際微電子中心 集成電路設計原理 2022/5/30 韓 良 N阱硅柵 CMOS工藝主要流程 （ 參考 P阱硅柵 CMOS工藝流程） 場區(qū)光刻 襯底準備 生長 SiO2和Si3N4 N阱光刻、注入、推進 生長 SiO2和Si3N4 N管場區(qū)光刻、注入 閾值電壓調(diào)整區(qū)光刻、注入 清潔有源區(qū)表面、長柵氧 場區(qū)氧化 (局部氧化 ) 多晶淀積、參雜、光刻 N管 LDD光刻、注入 P+有源區(qū)光刻、注入 P管 LDD光刻、注入 N+有源區(qū)光刻、注入 BPSG淀積 接觸孔光刻 N+接觸孔光刻、注入 淀積金屬 反刻 淀積絕緣介質(zhì) 通孔孔光刻 淀積金屬 反刻 淀積鈍化層、光刻 側(cè)墻氧化物淀積、側(cè)墻腐蝕 國際微電子中心 集成電路設計原理 2022/5/30 韓 良 36 N阱硅柵 CMOS工藝主要流程 P+/P外延片 P型單晶片 國際微電子中心 集成電路設計原理 2022/5/30 韓 良 37 PSub N阱硅柵 CMOS工藝主要流程 2. 氧化、光刻 N阱 (nwell) 國際微電子中心 集成電路設計原理 2022/5/30 韓 良 38 N阱 PSub N阱硅柵 CMOS工藝主要流程 3. N阱注入， N阱推進 ,退火，清潔表面 國際微電子中心 集成電路設計原理 2022/5/30 韓 良 39 PSub N阱 N阱硅柵 CMOS工藝主要流程 、長氮化硅、光刻場區(qū) (active反版
教學課件相關(guān)推薦
鄂ICP備17016276號-1