【正文】 S AJMP LED1 SIJIA2: CJNE A,2,SIJIA3 MOV 2DH,1 AJMP LED1 LED。74HC595 SETB RS1 CLRRS0 MOV A,7FH CJNE A,0,PINLU MOV 2AH,0 MOV 2BH,0 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文） 29 MOV 2CH,0 AJMP SIJIAN PINLU: CJNE A,1,ZOUQI MOV R2,71H MOV R3,72H MOV R6,0 MOV R7,2 ACALL MUL1 MOV 74H,R4 MOV 75H,R5 MOV 2AH,R3 MOV 2BH,R4 MOV 2CH,R5 MOV A,7EH CJNE A,2,LU_1 AJMP SIJIAN LU_1: CJNE A,1,LU_2 MOV R2,0 MOV R3,2AH MOV R4,74H MOV R5,75H MOV R6,0 MOV R7,10 ACALL DIV1 MOV 2AH,0 MOV 2BH,R2 MOV 2CH,R3 AJMP SIJIAN LU_2: MOV R2,74H MOV R3,75H MOV R6,0 MOV R7,10 ACALL MUL1 MOV 2AH,R3 MOV 2BH,R4 MOV 2CH,R5 AJMP SIJIAN ZOUQI: CJNE A,2,KONGBI MOV R2,0 。R1=ge wei ,shi wei RET 。 100ms MOV TL0,0B0H MOV TL1,0 MOV TH1,0 MOV IE,82H MOV SP,30H SETB TR0 SETB TR1 WWWO: ACALL XIANSI ACALL KEY MOV A,7FH CJNE A,5,WWWO AJMP MAIN MUL1: MOV A,R3 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文） 27 MOV B,R7 MUL AB MOV R4,B MOV R5,A MOV A,R3 MOV B,R6 MUL AB ADD A,R4 MOV R4,A CLRA ADDC A,B MOV R3,A MOV A,R2 MOV B,R7 MUL AB ADD A,R4 MOV R4,A MOV A,R3 ADDC A,B MOV R3,A CLRA RLCA XCH A,R2 MOV B,R6 MUL AB ADD A,R3 MOV R3,A MOV A,R2 ADDC A,B MOV R2,A RET DIV1: CLRC MOV A,R3 SUBB A,R7 MOV A,R2 SUBB A,R6 JC DIV2 SETB OV RET DIV2: MOV B,10H DIV3: CLRC MOV A,R5 RLCA MOV R5,A MOV A,R4 RLCA MOV R4,A MOV A,R3 RLCA MOV R3,A XCH A,R2 RLCA XCH A,R2 MOV F0,C CLRC SUBB A,R7 MOV R1,A MOV A,R2 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文） 28 SUBB A,R6 ANL C,/F0 JC DIV4 MOV R2,A MOV A,R1 MOV R3,A INC R5 DIV4: DJNZ B,DIV3 MOV A,R4 MOV R2,A MOV A,R5 MOV R3,A CLROV RET BCDM1: CLRA MOV R3,A MOV R4,A MOV R5,A MOV R2,10H DM1: MOV A,R7 CLRC RLCA MOV R7,A MOV A,R6 RLCA MOV R6,A MOV A,R5 ADDC A,R5 DA A MOV R5,A MOV A,R4 ADDC A,R4 DA A MOV R4,A MOV A,R3 ADDC A,R3 DA A MOV R3,A DJNZ R2,DM1 RET BCDM: MOV B,100 。KEY 68 MOV 7DH,0 。ge ,shi MOV 73H,0 MOV 74H,0 MOV 75H,12 MOV 76H,34 MOV 77H,56 MOV 78H,78 MOV 79H,45 MOV 7AH,67 MOV 7BH,89 MOV 7FH,1 。wan ,sji wan MOV 71H,0 。 MOV 67H,0 。biao ji MOV 60H,0 。LED MOV 2DH,0 。LED MOV 2BH,0 。 MOV 67H,8 。 MOV 65H,6 。 MOV 63H,4 。LED MOV 61H,2 。 而且 ，我還要感謝大學(xué)四年所有幫助過(guò)我的老師、同學(xué)和朋友，是你們讓我的大學(xué)生活充滿了生機(jī)和活力，給我留下了美好的回憶。導(dǎo)師不但在學(xué)習(xí)上給予我耐心細(xì)致的指導(dǎo)，在生活中也給了我莫大的關(guān)懷，這份師恩我將終身難忘。從論文的立題到實(shí)驗(yàn)的設(shè)計(jì)以及論文的撰寫整個(gè)過(guò)程無(wú)不浸透著老師的心血。我要在這里對(duì)他們表示深深的謝意！ 本論文是在導(dǎo)師倪紅霞老師的悉心指導(dǎo)下完成的。在頻率測(cè)試中有一定的應(yīng)用前景。 本次設(shè)計(jì)完成了基于單片機(jī)和復(fù)雜可編程邏輯器件（ CPLD）的等精度頻率計(jì)電路的設(shè)計(jì)，這次設(shè)計(jì)采用 CPLD 完成對(duì)標(biāo)準(zhǔn)頻率和待測(cè)頻率的計(jì)數(shù)，然后單片機(jī) AT89C51 完成對(duì)計(jì)數(shù)結(jié)果的運(yùn)算，并且把運(yùn)算結(jié)果送出，用 LED 靜態(tài)顯示出來(lái)。這些頻率計(jì)在測(cè)量高頻信號(hào)時(shí)能夠達(dá)到足夠高的測(cè)量精度 ,但在測(cè)量低頻信號(hào)時(shí) ,其測(cè)量結(jié)果的有效位數(shù)將會(huì)減少 ,精度也會(huì)降低 ,有時(shí)不得不進(jìn)行周期測(cè) 量 , 因?yàn)閭鹘y(tǒng)的頻率計(jì)采用的是直接記數(shù)測(cè)頻法。對(duì)于頻率變化較小的被測(cè)信號(hào) , 采用測(cè)頻或測(cè)周法的效果很滿意 , 但當(dāng)被測(cè)信號(hào)頻率變化范圍較大時(shí) , 比如 100Hz～ 100kHz, 采用上述方法就很難滿足在整個(gè)頻率變化范圍內(nèi)都達(dá)到所要求的測(cè)量精度。對(duì)于 這些以頻率為參數(shù)的被測(cè)信號(hào) , 通常多采用的是測(cè)頻法或測(cè)周法。因而可以利用某種確定的函數(shù)關(guān)系把其他參數(shù)的精確讀轉(zhuǎn)換成頻率的測(cè)量。 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文） 22 6 結(jié)論 隨著現(xiàn)代技術(shù)的發(fā)展，對(duì)于頻率的測(cè)量的準(zhǔn)確度要求越來(lái)越高。然后由單片機(jī)發(fā)出允許測(cè)頻命令，即令 CL 為高電平，這時(shí) D 觸發(fā)器要一直等到被測(cè)信號(hào)的上升沿通過(guò) Q端才被置 1，與此同時(shí)，計(jì)數(shù)器開始記數(shù)，進(jìn)入圖 51 所示的記數(shù)允許周期。仿真波形圖如 51所示： 圖 51 頻率計(jì)測(cè)控時(shí)序 BCLK 為標(biāo)準(zhǔn)信號(hào)頻率， TCLK 為待測(cè)信號(hào)頻率， CL 為預(yù)置門控信號(hào)，由單片機(jī)發(fā)出，CLR 為清零信號(hào)。 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文） 20 圖 46 按鍵部分程序流程圖 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文） 21 5 電路系統(tǒng)調(diào)試 在電路設(shè)計(jì)中采用模塊設(shè)計(jì)法，各電路模塊進(jìn)行單獨(dú)設(shè)計(jì)和調(diào)試，最后將各模塊組合后，進(jìn)行整體調(diào)試。還有五個(gè)功能鍵，分別為測(cè)頻率、周期、脈寬、占空比、自較正。 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文） 19 圖 45 顯示部分程序流程圖 按鍵程序 設(shè)計(jì) 鍵盤設(shè)有三個(gè)時(shí)間值鍵，分別為 , 1s和 10s，來(lái)控制預(yù)置門的開關(guān)時(shí)間。 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文） 18 開 始給 個(gè) 存 儲(chǔ) 單 元 設(shè)初 值設(shè) 置 T o 、 T 1 置 初值開 中 斷設(shè) 置 堆 棧 指 針啟 動(dòng) T O 、 T 1調(diào) 顯 示調(diào) 按 鍵 圖 44 主程序流程圖 顯示程序 設(shè)計(jì) 為提高單片機(jī)的計(jì)算速度以及降低 數(shù)碼顯示器對(duì)主系統(tǒng)的干擾，采用串行靜態(tài)顯示方式，8 個(gè) 74HC59 8 個(gè)共陽(yáng) LED 數(shù)碼管構(gòu)成顯示器。 主程序設(shè)計(jì) 系統(tǒng)初始化后， 調(diào)顯示 ,調(diào)按鍵 ， 不斷掃描鍵盤子程序 ， 當(dāng)代鍵按下時(shí)，程序跳轉(zhuǎn)到相應(yīng)的子程序執(zhí)行其功能，然后返回繼續(xù)執(zhí)行鍵盤掃描主程序。原來(lái)需要十幾塊芯片組成的頻率計(jì)，現(xiàn)在只用一塊芯片即可實(shí)現(xiàn)。因此，在我們的設(shè)計(jì)中最突出的地方是不用電路圖的形式編寫頂層文件，而是用文本形式來(lái)編寫，即用 VHDL 語(yǔ)言來(lái)描述十幾塊芯片的連接，避免了系統(tǒng)在工作中出現(xiàn) “ 毛刺 ” 現(xiàn)象，使系統(tǒng)的穩(wěn)定度和可靠性均得到提高。常用的方法是將頂層文件編成電路圖的形式，進(jìn)行綜合仿真。下面分步給出設(shè)計(jì)過(guò)程 ]5[ 。若按傳統(tǒng)的設(shè)計(jì)方法 ，完成這個(gè)頻率計(jì)需用上述的四種器件共計(jì)十幾塊芯片構(gòu)成，不僅體積大，而且因外接引腳多，影響可靠性。而利用 VHDL語(yǔ)言設(shè)計(jì)硬件電路時(shí)，就可以使設(shè)計(jì)者免除編寫邏輯表達(dá)式或真值表之煩惱，從而大大降低了設(shè)計(jì)的難度，也在很大程度上縮短了設(shè)計(jì)的周期。在傳統(tǒng)的設(shè)計(jì)方法中，往往要求設(shè)計(jì)者在設(shè)計(jì)電路之前，首先寫出該電路的邏輯表達(dá)式或真值表（或時(shí)序電路的狀態(tài)表）。從而可以在系統(tǒng)設(shè)計(jì)的早期發(fā)現(xiàn)設(shè)計(jì)中存在的具體問(wèn)題，大大縮短系統(tǒng)設(shè)計(jì)的所需要的時(shí)間，節(jié)約大量的人力和物 力，財(cái)力。所以利用 VHDL 語(yǔ)言設(shè)計(jì)數(shù)字系統(tǒng)時(shí)，可以從硬件電路的設(shè)計(jì)的需要出發(fā)，自行利用 PLD設(shè)計(jì)自用的 ASIC 芯片，而無(wú)須受通用元器件的限制。 2) 系統(tǒng)可大量采用 PLD 芯片。 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文） 15 采用 VHDL 語(yǔ)言設(shè)計(jì)系統(tǒng)的特點(diǎn) 當(dāng)電路系統(tǒng)采用 VHDL 語(yǔ)言設(shè)計(jì)其硬件時(shí)，與傳統(tǒng)的電路設(shè)計(jì)方 法相比較，具有如下的特點(diǎn)： 1) 采用自上而下的設(shè)計(jì)思想。 支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用。 使用期長(zhǎng)，不會(huì)因工藝變化而使描述過(guò)時(shí)。在 VHDL 語(yǔ)言中，設(shè)計(jì)的原始描述可以非常簡(jiǎn) 練，經(jīng)過(guò)層層加強(qiáng)后，最終可成為直接付諸生產(chǎn)的電路或版圖參數(shù)描述。設(shè)計(jì)者可以運(yùn)用這種語(yǔ)言來(lái)描述自己的設(shè)計(jì)思想，然后利用電子設(shè)計(jì)自動(dòng)化工具進(jìn)行編譯，仿真，再自動(dòng)綜合到門級(jí)電路，最后用 PLD實(shí)現(xiàn)其功能。于是，美國(guó)于 1981年提出了一種新的、 標(biāo)準(zhǔn)化的 HDL，稱之為 VHSIC（ Very High Speed Integrated Circuit） Hardware Description Language，簡(jiǎn)稱 VHDL。但這些硬件描述語(yǔ)言有很大的差異，各自只能在自己的特定設(shè)計(jì)環(huán)境中使用，這給設(shè)計(jì)者之間的相互交流帶來(lái)了很大的困難。采用傳統(tǒng)方法設(shè)計(jì)數(shù)字系統(tǒng)，特別是當(dāng)電路系統(tǒng)非常復(fù)雜時(shí)，設(shè)計(jì)者必須具備較 豐富的設(shè)計(jì)經(jīng)驗(yàn)，而且繁雜多樣的原理圖的閱讀和修改也給設(shè)計(jì)者帶來(lái)了諸多的煩惱。 CONTRL 內(nèi)部主要是一個(gè)受待測(cè)頻率同步的 D觸發(fā)器 .在門控信 號(hào) FTEST 為高電平時(shí)，將標(biāo)準(zhǔn)頻率 FS 輸出到 CLKFS端， FTEST 為低電平時(shí)， CLKFS 為 0， 測(cè)量原理波形圖如 圖 36 所示 。 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文） 12 12348765AOUIAINAIN+GNDVccBINBIN+BOUILM35SIC2IO6IO8IO9IO10IO11IO12IO4IO5IO15IO16IO17IO18IO20IO21IO22IO24IO25IO27IO28IO29IO30IO31IO33IO34IO35IO36IO37IO39IO40IO41IO44IO45IO46IO48IO49IO50IO51IO52IO54IO55IO56IO57IO58IO60IO61IO63IO64IO65IO67IO68IO69IO70IO73IO74IO75IO76IO77IO79IO80IO81GNDINT42GNDINT82GNDIO7GNDIO19GNDIO32GNDIO47GNDIO5